|
一、单选题(共 10 道试题,共 40 分。) V 1. 描述流水CPU基本概念中正确表述的是
A. 流水CPU是一种非常经济而实用的时间并行技术
B. 流水CPU是以空间并行性为原理构造的处理器
C. 流水CPU一定是多媒体CPU
D. 流水CPU一定是RISC机器
2. 由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期 通常用______来规定。
A. 主存中读取一个指令字的最短时间
B. 主存中读取一个数据字的最长时间
C. 主存中写入一个数据字的平均时间
D. 主存中读取一个数据字的平均时间
3. 下列各项中,___是同步传输的特点。
A. 需要应答信号
B. 各部件的存储时间比较接近
C. 总线长度较长
D. 总线周期长度可变
4. 程序计数器PC是用来
A. 计算程序运行的数目
B. 表示程序运行在内存中的位置
C. 表示程序的大小
D. 表示程序的标号
5. 在机器数______中,零的表示是唯一的
A. 原码表示法
B. 反码表示法
C. 补码表示法
D. 移码表示法
6. 在微型系统中外围设备通过___与主板的系统总线相连。
A. 适配器
B. 设备控制器
C. 计数器
D. 寄存器
7. 下面有关“中断”的叙述中不正确的是
A. 一旦有中断请求出现,CPU立即停止当前指令的执行,转而去受理中断请求
B. CPU响应中断时暂停运行当前程序,自动转移到中断服务程序
C. 中断方式一般适用于随机出现的服务
D. 为了保证中断服务程序执行完毕以后,能正确返回到被中断的断点继续执行程序,必须进行现场保存操作
8. 存取时间、存储周期、存储带宽反映了主存的()。
A. 速度指标
B. 容量指标
C. 速度指标和容量指标
D. 都不是
9. 系统总线中地址线的功能是___。
A. 用于选择主存单元
B. 用于选择进行信息传输的设备
C. 用于指定主存单元和I/O设备接口电路的地址
D. 用于传送主存物理地址和逻辑地址
10. 总线中地址线的用处是
A. 选择主存单元地址
B. 选择进行信息传输的设备
C. 选择外存地址
D. 指定主存单元和I/O设备接口电路的选择地址
二、多选题(共 5 道试题,共 20 分。) V 1. 下列关于cache存储器叙述正确的是()
A. cache是一种高速缓冲存储器
B. 是为了解决CPU和主存之间速度不匹配而采用的技术
C. 容量的典型者是几百KB
D. 包括管理在内的全部功能由硬件实现
BCD
2. 下列关于指令叙述正确的是()
A. 指令字长度等于机器字长度的指令时单字长指令
B. 指令字长度等于半个机器字长度的指令称为办字长指令
C. 单字长指令是特指16位的机器指令
D. 指令长度等于2个机器字长度的指令时双子长指令
BD
3. 存储器堆栈操作中,下列说法正确的是
A. 进栈时先存数据后修改堆栈指示器
B. 进栈时先修改堆栈指示器后存数据
C. 出栈时先取数据后修改堆栈指示器
D. 出栈是先修改堆栈指示器后取数据
D
4. 下列说法中满足冯·诺依曼原理的是
A. 采用二进制形式表示数据和指令,指令由操作码和地址码组成
B. “存储程序”和“程序控制”
C. 指令的执行是顺序的
D. 计算机由五大部分组成
BCD
5. 数的真值变成机器码时的表示方法
A. 原码表示法
B. 反码表示法
C. 补码表示法
D. 移码表示法
BCD
三、判断题(共 10 道试题,共 40 分。) V 1. 兼容机之间的指令系统式相同的,单硬件的实现方法不同。
A. 错误
B. 正确
2. 随着半导体器件集成度的进一步提高,cache已放入到CPU中,其工作速度接近CPU的速度,从而能组成两级以上的cache系统。
A. 错误
B. 正确
3. 对于单处理器系统总线而言,中央仲裁器又称为总线控制器,它是CPU的一部分
A. 错误
B. 正确
4. 一条指令的结构的必要组成部分是操作码字段和地址码字段。
A. 错误
B. 正确
5. 若cache在CPU芯片外,他的控制逻辑一般与主存控制逻辑合成在一起 ,称为主存/cache控制器;若cache在CPU内,则由CPU提供它的逻辑控制。
A. 错误
B. 正确
6. 内存条属于半导体存储器,是ROM;
A. 错误
B. 正确
7. 内存地址寄存器用来指示从内存中取数据
A. 错误
B. 正确
8. 一个系统的存储容量与系统的总线结构是没有关系的
A. 错误
B. 正确
9. 没有设置乘、除法指令的计算机系统不能实现乘、除法运算。
A. 错误
B. 正确
10. 如果某个计算机字代表要处理的数据,则称为数据字,如果某计算机字是一条指令,则称为指令字。
A. 错误
B. 正确
|
|