奥鹏作业答案-谋学网

 找回密码
 会员注册

手机号码,快捷登录

VIP会员,3年作业免费下 !奥鹏作业,奥鹏毕业论文检测新手作业下载教程,充值问题没有找到答案,请在此处留言!
2019年12月最新全国统考资料投诉建议,加盟合作!点击这里给我发消息 点击这里给我发消息
奥鹏课程积分软件(ver:3.1)
查看: 24|回复: 0

19秋福师《EDA技术》在线作业一(100分)

[复制链接]
发表于 2019-10-15 02:45:21 | 显示全部楼层 |阅读模式
谋学网
试卷名称:福师《EDA技术》在线作业一-0003
4 H8 j( {) \5 ^1.下面哪些是专业提供第三方EDA软件工具的公司()。
* b" V* `& }& ^0 j+ [5 X! QA.Cadence. D+ G' S! D- E2 Z/ S0 h
B.Mentor
6 }1 i# J: F. T& ]; f* a4 x( X7 KC.Synopsys
# X9 l. n7 i: aD.Synplicity) ]7 W2 L0 s' h8 P5 `" G! |
答案:-
; B: [4 d: H( W1 k% i
7 m' k' F, T, h; D$ ]6 L2.常用的综合工具有哪些()。4 g5 B/ x8 w. B8 E) |& j5 I
A.FPGA Express
; ^1 @& H, v4 {( N. [" q4 D6 E  WB.FPGA compiler5 |7 ^, D& w; G* L+ U1 c
C.Synplify Pro1 V. a: Z2 j7 P6 K4 o/ A
答案:-
- I3 I! J# c2 M# m  q4 @
6 Z& X  J* N" z% o! v3.布局布线完成后会产生哪些文件()。' m9 ?0 q5 ?: h" e4 E% @+ R2 u6 {
A.芯片资源耗用的报告
8 I3 w$ ~9 A6 w" q- u  ]B.EDIF
9 y% K" D" p0 qC.延时网表# L% W# l) S) v) i5 Z* |4 [3 i
D.器件编程文件' A- M2 ^! z# R* t+ k& i1 K, T) u
答案:-
0 J( F0 |# S' Y* ?9 s7 u/ O3 U2 U: w  J7 X* }* Z# x& L
4.EDA技术发展阶段描述正确的是()。
$ t1 Q+ k+ b" \* T: h6 U* LA.CAD阶段' m% f7 y2 T& P0 i' i, \% U
B.CAE阶段
' r' P7 t* o; M; KC.EDA阶段& g5 ?  I& e) I# ^% W9 A# e4 x
D.以上都不对7 m4 X  l; |; G- y6 w2 X; S
答案:-/ c7 v: G% c1 m1 e
; L6 L+ j0 U4 B9 o2 N1 b7 j8 S1 n9 a
5.综合有哪几种形式()。) i8 G& t1 F4 @" U$ ]% w
A.RTL
4 O- V5 x+ g" l* J7 j: f  fB.逻辑综合0 u- F. A( ^4 J
C.将逻辑门表示转换到版图表示: [5 D4 Y! q  j6 b) c
答案:-
- f% I& N0 K5 U* v6 E$ ]% f* O7 S
+ Q: S& W# O3 p3 s! f, W0 g6.常用的集成FPGA/CPLD开发工具有哪些()。
% a, _! S3 l# ?" |A.MAX+plus II
' d* |+ }% a+ c2 o1 R& JB.Quartus II( D$ ]$ x! E' d+ ^0 s
C.ISE
0 O5 l& U' P# r+ C" p7 ED.ispLEVER! V+ G' L7 C& ~, e' z2 A( t
答案:-
3 ^: v' w9 X6 p1 ?) ?+ ~- E- N7 H4 r- `: @/ L7 c8 s
7.TOP-down设计一般分为哪几个层次()。2 Z; u1 t' G! M( J  a' c
A.系统级
) l5 K8 d; a  A$ ^  nB.功能级8 V2 C" J0 f0 O) i2 w
C.门级
' x! `3 F: `3 C- n: OD.开关级
2 q# U2 J/ E6 V  l答案:-
! S. W: }' f+ F6 ?2 ~
2 N. ]: w; u. U' r8.状态机常用的编码方式有()。/ D; K; R" }, P5 _
A.顺序编码
6 s: o  W+ ~- J5 RB.格雷编码
+ X- Y# G5 z0 {# [& ~' m% yC.约翰逊编码: t( _% A/ \+ `0 a- V
D.一位热码8 Z- i4 q1 x( y9 e- [7 C( a
答案:-9 F/ n' h9 M" B8 F: y
4 ^9 w3 \" {' \4 @# k& b/ @# D
9.基于EDA技术的设计中,通常有两种设计思路()。
) [  e6 b2 k" z9 j8 Y: f& c) aA.自顶向下
8 Q0 b" S) U: i1 P2 M+ `& `. KB.自底向上
4 K& z2 N* L6 M! G4 F( FC.自前向后2 b7 n4 m7 B- a" x4 e0 J* Y9 |
D.自后向前
9 ]' ^, j. O: A8 r6 S$ C答案:-% q& z* H. f: u; n0 F' o

5 e% [& X' @. z' X( G6 n10.基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段()。
* w$ g9 e1 t+ [3 W  PA.设计输入2 h0 H1 H$ Y3 _
B.综合
& o3 }: o: H6 }C.布局布线$ k. E0 c% @  ?" b; T$ }
D.仿真和编程$ R0 d3 \' n. ]9 `& t. a; o
答案:-1 y0 r8 P8 C- `3 u9 K) E  y
  E! X. O2 p5 K7 j+ G% j
1.数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。
# q' U. ^# C' t+ m" u' j$ O4 Q% ?A.错误. o( F; {3 A! x4 @6 c
B.正确$ H: Z( E. k$ ~
答案:-0 @; @/ J  m; G/ v6 }* y

. N: H/ o/ X+ _2.仿真也称模拟,是对所设计电路的功能的验证。
. e5 E) Z& b3 B6 A* hA.错误
6 c/ R; B- [& q2 q$ oB.正确% J4 Y' I' F' W+ d- J3 P
答案:-
, s( A% s4 T  ^6 D# M+ m( f& W% g  }" y* q5 U" a9 b
3.状态机设计主要包含三个对象:当前状态,次状态和输出逻辑。
3 ]$ `5 v* G& [7 R$ G  @4 {: fA.错误
# I9 W, N8 C& V2 u- ^( C( L$ [B.正确1 y' z+ C- ^& ^0 H6 e
答案:-
" K3 X1 j+ S% F$ {! H) ?+ P- {+ D
% V9 t7 ?1 f( ^" s4.Verilog HDL支持循环语句。
4 @. ]" S- q1 \2 K6 B: HA.错误
& K& O6 ]0 q" q6 j0 W! h* VB.正确& ^. c+ q" a1 v, L5 K. P
答案:-1 z$ p/ e7 y/ y3 t" ~0 W
- D) i5 r2 A; |+ Q% g) Q2 t- r
5.编译型仿真器的仿真速度快,但需要预处理,不能即时修改。
. _; a8 w1 W' I8 o; mA.错误. M& H( |$ s3 P
B.正确, |% p! t: c) @
答案:-
1 o, _, N6 j. d5 a& \4 }  U
  |$ v$ V( Y/ ?4 ?+ C1 q/ r3 ]6.Verilog语言即适合可综合的电路设计,也可胜任电路与系统的仿真。7 G& p; q8 b' r8 K7 t
A.错误: w# a2 s3 g  u% D  U
B.正确' ]4 Q- A7 i# a' \) o5 z: Y' {  G
答案:-
7 j; V! Z3 [4 ?7 \$ H
7 z8 ~6 E3 {4 @2 G" M7.绝大多数的FPGA器件都基于SRAM查找表结构实现。" M  k* F6 D2 W: @0 ~- g% G
A.错误7 j/ E- H) p# b+ u( o7 l' F7 z9 H
B.正确$ e: D. b9 W' T
答案:-8 ?% d. @/ r0 v! N
9 \, M2 M" D6 X4 R: g" ?: m
8.数据流描述方式多用于组合逻辑电路。
$ j* w$ K* k! K( M3 CA.错误3 Y6 G: T5 ~/ c$ l
B.正确
) L5 n" t4 x# a9 s% M答案:-
  {1 F- c& x& D1 u. u+ i* d! l& x
9.反熔丝型开关元件一般用在对可靠性要求较高的军事和航天产品器件上。
9 V* f) ]( y2 r; I0 B  L# YA.错误
2 c' j" J5 ]& sB.正确1 E; b7 P' _2 X, V
答案:-8 b! R! N8 K# d

/ h8 v; [8 Z0 x+ G' M9 L* |. K10.PLA是Programmable Logic Array,可编程逻辑阵列的缩写。7 V" A& [1 g# k
A.错误7 w/ \. z+ y6 v
B.正确
4 S  ]7 I, f  i5 B" A答案:-
$ c! L8 k3 e4 o3 ?* J
% O* S- {% i, E. g. E% W11.如果只需要在上电和系统错误时进行复位操作,采用异步复位方式比同步复位方式好。
# u9 Q+ E- k; v6 }4 H) J$ c8 i) {1 NA.错误
; q/ Y; u9 m* i9 ?: E  ^! J, tB.正确
* v  M5 {) k9 b0 b5 v1 h( N5 `答案:-$ @  x$ |" g6 l, Y  _
" N- N7 `5 `4 D5 u6 \
12.把适配后生成的编程文件装入到PLD器件中的过程称为下载。
6 R8 j) m$ p5 D& P3 Y- b. s+ qA.错误0 n$ h/ }1 _4 W9 J. q3 r
B.正确
5 ~. i$ g2 d$ y- A' u6 ]: j答案:-( E$ q: r, v3 d8 o7 y' o
8 O2 M6 R6 N5 v* v( |4 V1 r9 {
13.在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。
+ f( ^7 O3 r( V8 d8 d! D0 xA.错误, X# h5 M8 f- Y1 e7 f. `' W3 `. s
B.正确+ I) F; S2 L3 {6 t9 `1 P/ n
答案:-2 t$ \1 p4 j4 u" E0 U- {
7 Y" Q5 O" c2 U
14.对设计而言,采用的描述级别越高,设计越容易。; v1 d2 r2 r0 f" s3 u# M
A.错误
! j. s* l+ t1 x' _6 l# z+ I, PB.正确
# \5 z' [6 C" M/ e! w& @答案:-1 Y! ]  A2 I% A% v0 b& Y4 a

6 Z" U! n  z1 h0 ?& T, T" U15.用状态机进行设计具有速度快、结构简单、可靠性高等优点。/ N1 ?4 ?8 Q- h. A" a
A.错误
% ^1 w9 E( n0 Z. A9 n% d7 ^2 k  CB.正确
  t% a1 U4 [6 D& P. |答案:-
3 s0 {9 G$ E5 o4 _& P# M2 D% q/ S2 j- g# ]
16.布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现,并产生最终的可下载文件的过程。: F) p3 b4 N9 M
A.错误
) @/ u! Q; \) Z6 E2 d6 {B.正确0 m: A. ]. L$ {5 F2 ?5 u- E
答案:-
8 e1 F' @4 N. S7 @5 R* t8 @
% `. t1 R* ]0 v# w0 t17.有限状态机可以认为是组合逻辑和寄存器逻辑的特殊组合。
! E9 b+ R1 N0 L- Q( X" u3 T, D; EA.错误
% J4 b5 c: c# B1 b% yB.正确" R7 g/ r; |! o4 ]6 s1 F
答案:-7 F/ M4 g. r! |/ g- D

/ \" `/ P. r! u* @" g18.Verilog语言的行为描述语句,如条件语句、赋值语句和循环语句类似于软件高级语言,便于学习和使用。0 ~/ A1 ]! T1 A6 B- ]# Z! m
A.错误
" j, ^8 [8 X8 r  B' QB.正确0 K. o4 [( T" R7 F( [
答案:-0 L+ _& ]. q, G

0 c, Z! a# g1 ~. t6 U19.SOC是System On Chip,芯片系统的缩写。* t2 |- h8 Q) i  {, K& O
A.错误
  q2 I) f/ m5 P2 vB.正确
- p, D$ I: i+ g+ j8 p* p9 j! ?1 N答案:-
& c/ M1 `7 h1 c# F7 n
1 D4 t1 w4 `. Z# B) w20.目前常用的硬件描述语言为:Verilog HDL和 VHDL。6 s7 n; v/ w+ i' _/ c6 e
A.错误- G9 r4 l( [" B/ r9 e5 I6 J& W! z
B.正确
. S/ f( n0 h7 u" w6 q8 o答案:-
) Y# @  S& u: _, z8 s. J; h5 ]5 Z) R% x% ~0 ^
21.ISP和专用的编程器是FPGA常用的两种编程方式。
6 z. z0 |& e) ~% N; qA.错误
: `4 [7 G0 G! Q( T% r4 e4 kB.正确: b& S1 L* l6 S. \- ?0 x# o1 D
答案:-& B0 i( v7 N3 T! ^6 u% d
2 ?+ Z2 {- G& i$ {9 w3 e( ]
22.PLD器件内部主要由各种逻辑功能部件和可编程开关构成。
; p) H; l6 w6 j6 b. I0 O5 D  v' xA.错误
8 _$ N, O( d, [' R0 `B.正确
( O. h0 L/ q3 y1 ]% G& Y答案:-
6 s' I2 S! P' S0 K
( r4 [) Z0 b6 v7 n# `23.JTAG边界扫描测试技术提供了一种合理而有效的方法,用以对高密度、引脚密集的器件和系统进行测试。6 s8 L* Y6 k9 A+ u  I: K
A.错误
" K. L& W6 @- T8 I4 {B.正确
& B- i' P- `% i1 a# l答案:-6 K8 W. M6 D2 b" y

) F  c( l2 A  w" a* s& w' G24.Verilog HDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。
7 F, a" ]+ R* l- O8 LA.错误
% H& z5 i* `% X9 fB.正确
, O$ Q5 I" e& a0 f3 @5 E3 c答案:-0 U  p. Y) t, [6 O0 F2 v6 J: \

0 N# E/ \( {* n% \2 l6 ?' V25.Verilog HDL中的变量一般分为两种数据类型:net型和variable型。9 k/ Y  ^% E$ [* L: W) [- Z
A.错误9 X0 r- e. @/ D8 ?) P
B.正确
1 v3 N- s3 T2 K, l答案:-
3 q) C8 Q9 V  s
! V  ?/ X; C# B4 e26.GAL是Generic  Array Logic,通用阵列逻辑的缩写。
: D$ G9 s: `) a; K5 IA.错误, s* [' v+ k+ G9 J) k
B.正确+ t3 A8 I5 ?* n0 ]4 [, e8 A+ {8 x
答案:-
, F2 v3 u# V) l5 g; a. {3 y+ R  ?, D1 x8 [
27.仿真器按对设计语言的不同处理方式分为两类:编译型仿真器和解释型仿真器。
* x! V, t0 d3 }, l" S6 vA.错误
# t. ~3 @; T4 V4 ~' qB.正确9 a% p! \" R  L; \7 h( c# a5 V
答案:-
$ G7 i$ }0 M: P+ H5 n+ O
" ^* N4 n" X9 I' ~) P28.不考虑信号时延等因素的仿真称为功能仿真。  ?& e5 s% _) x
A.错误
# {/ e( W9 v. k' d, O8 U2 XB.正确9 g  {6 H, Q/ J4 e
答案:-
1 |9 F5 ?( l- c. g5 A4 z# M5 l: h% g9 @6 ^
29.Verilog HDL中整数型常量是不可以综合的。
, h5 ~$ Q& O0 s+ g; H3 j# CA.错误: T2 e; k* D( _
B.正确
& J" x2 ?0 r' Q答案:-- N4 T8 I! n  V( ?, s2 |
. L, ~- O2 \# N- ^. w
30.目前在数字系统的设计中,主要采用Bottom-UP设计为主。& K) A, y6 z; n; z
A.错误
" \' S* ?' @5 X5 JB.正确0 h: \  l) S7 t/ P) ~' O
答案:-9 o5 `9 B+ ?/ T$ _( Q
( k  Q/ l* G4 Q4 u9 p' R- M
31.Verilog HDL中的常量主要有:整数,实数和字符串
+ `. ?- R; s1 t% D  i# Z2 KA.错误- n1 H$ p0 x0 n8 A! q
B.正确5 d# B. J! b; C7 V/ ]' @
答案:-4 x$ T) F( p, P; F! x) [& b- H/ B
  M$ n- G$ E; \4 u' \7 _
32.时序仿真也叫后仿真。* l1 g2 x9 u. i% p; W" V" T
A.错误$ E" `9 Z. t+ D% J' q1 J2 X. `
B.正确
1 q+ j2 y& r" c3 \' W; O$ ~: B答案:-( q. K) G. H' ?
' [" a7 V: F: l" \6 }% Y/ @
33.综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。
9 ?7 p% R" j2 v( u' }A.错误. e2 V; ~; o2 d" m
B.正确1 a. ~+ N$ \  F' K
答案:-
( z' {3 _# a  K9 P2 I* ^1 o9 Y) b9 _9 F2 R6 S) Y; u/ n. e3 k( L
34.ASIC一般采用全定制方法来实现设计。$ b5 ~  ~3 m) w5 H9 f7 h, [
A.错误
: }- O# g' H- W: T; r% y) iB.正确9 p& H( I- C! u* v. @$ e
答案:-, P8 i5 O" l7 T( u" Z3 F8 h

3 D! J: h. b$ d3 \4 `35.PLD按照可编程的次数分为两类:一次性编程器件和可多次编程器件。- t& ~- }1 g$ h# o! ^2 H. Y
A.错误
8 b# M+ _' A4 o- d0 LB.正确
6 l* i: S2 R; [+ g+ J6 f2 y, o答案:-
: j& ?9 u: Y' G+ B+ `1 F: F: h8 ?/ t2 L& I
36.数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。5 y! R1 |( N5 Z( o) X3 }
A.错误) P, H. z# D  c: W- k- q- l. p+ `
B.正确# T4 z' V; @0 F# j
答案:-
) u1 d3 W6 y6 C2 u$ k  j" y4 h, z* ]: X. k" p+ E& A
37.HDL是一种用文本形式来描述和设计电路的语言。  G6 B+ d0 H; H1 O) g! `
A.错误! l* ]9 J: ]; C3 P+ j3 @# G
B.正确
/ d% a, \1 c& I; {! Q' v答案:-: F% `2 d& Y4 J
; ^' y2 {+ Z2 s% A3 l- v- ~
38.Verilog HDL支持赋值语句。, i: k; f# V* }
A.错误
' f, L# F+ Z) w& J* h) SB.正确
) D! R: q; C6 F, _) c- Q5 s答案:-
$ P8 V, J* c+ w5 v( f! l8 k/ ]+ Q
8 ]7 n- K2 v& u39.Verilog HDL不支持条件语句。
0 |6 c( g: j+ H& dA.错误" p3 T/ G8 o# z
B.正确
" [& N7 k% p+ O7 \  e答案:-
+ T5 |& x4 F* X1 I( ]/ F5 X) g
; R; i2 M5 H& ?, w: `" j5 A; b40.Verilog HDL中实数型和字符串型常量是可以综合的。
! ~* h* a4 s# L1 d! H9 Z9 x: ~A.错误7 c! g) O' t+ l: |( L# `- T7 U
B.正确
6 c5 J8 z/ r  h! O9 r答案:-& F/ ]2 s1 A/ S8 y0 ?/ H/ z
' ^2 H3 P+ |% L# X! U; t

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?会员注册

x
奥鹏作业答案,奥鹏在线作业答案
您需要登录后才可以回帖 登录 | 会员注册

本版积分规则

投诉建议
 
 
客服一
客服二
客服三
客服四
点这里给我发消息
点这里给我发消息
谋学网奥鹏同学群2
微信客服扫一扫
快速回复 返回顶部 返回列表