奥鹏作业答案-谋学网

 找回密码
 会员注册

QQ登录

只需一步,快速开始

手机号码,快捷登录

VIP会员,3年作业免费下 !奥鹏作业,奥鹏毕业论文检测新手作业下载教程,充值问题没有找到答案,请在此处留言!
2020年07月最新全国统考资料投诉建议,加盟合作!点击这里给我发消息 点击这里给我发消息
奥鹏课程积分软件(ver:3.1)
查看: 46|回复: 0

19秋福师《EDA技术》在线作业二(100分)

[复制链接]
发表于 2019-10-15 02:45:25 | 显示全部楼层 |阅读模式
谋学网
试卷名称:福师《EDA技术》在线作业二-0004* s: M& F3 i) v
1.综合有哪几种形式()。
4 e% [1 a) X7 M  FA.RTL
' }. z' W. c: l, {# ZB.逻辑综合% P, C$ @8 c1 R9 ?. s% F
C.将逻辑门表示转换到版图表示
8 }# ]. L/ o, c* ~( t- x答案:-7 P% S: }/ e7 g+ v' n& [
- z" Q0 l* q4 s7 Z
2.基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段()。
( o1 v- g3 J9 q4 F& c+ MA.设计输入& I9 X. ?/ G6 ~: x( a( }% K, i
B.综合
. l$ |7 n- _2 H) d, X0 E9 zC.布局布线
3 t) E6 K- }5 {  vD.仿真和编程
& Y, Y) k" y+ {9 u# [答案:-
2 S' F& {% F# u" C/ g6 L( @6 n# n9 l: ?1 v& ^
3.目前的EDA技术主要特点有哪些()。
0 z' Y2 K: m8 A- R2 `A.使用普及1 u$ J' n# m) V: I  n' {
B.应用广泛. R+ g! {5 p. @0 {6 r5 j
C.工具多样
6 X% x' {' f( b. r& h3 F7 FD.软件功能强大% Z, |' l; k2 S% E0 [
答案:-5 {- v; }5 W9 V" {2 H

% \) b/ M7 P5 z1 L4 `4.ASIC电路特点描述正确的是()。
8 o& L# A# ^" I  yA.周期长
9 W: ]6 ~# ~( P( `B.投入高
0 D8 @" h+ x: l7 V- A6 EC.功耗低
4 M+ O# k1 `4 C  p( J& I+ u0 RD.省面积% C: N0 F# u+ R+ S. M
答案:-' k! `  c' i: U' W2 o

8 ~. \3 T! S: i, m5 P5.下面哪些是专业提供第三方EDA软件工具的公司()。+ Y/ J0 ]3 O' R# m# W* `) d
A.Cadence. V+ L8 B- X; ^. ~9 \0 ~
B.Mentor% F% L  {) g3 S. V0 h
C.Synopsys
) R9 O6 z9 m+ G$ e& pD.Synplicity$ V% k. f2 o  k5 s
答案:-
4 t4 r' t& M  V: `$ R& [
" L* d; I7 E# x* K8 p& c! t( E6.IP核一般分为哪几种()。
5 m6 d/ Q' R  x4 w8 `$ N! t, Y9 _  vA.硬核
: V8 @  _3 n* X% ?2 }" T( XB.固核
4 S- {2 {3 v5 e' }C.软核
; C5 s- u# h; @& J' H5 |- |D.以上全不对
% R! ~5 u+ \/ f5 S/ R' F答案:-( s8 x; Z. i( L1 s8 `& G
6 `! r7 |' s5 _  D6 T1 X; \0 @1 h. F
7.衡量仿真器性能的重要指标有哪些()。% D# H4 L7 e' L5 A/ Y
A.仿真速度) n; }3 F0 s, W% s. u
B.仿真的准确性2 W2 I$ m! X/ u8 y
C.仿真的易用性
, p2 ~9 d/ r& b. B- n! R' }* ~0 C, P0 t答案:-
1 f$ e' c6 {# X
; Y1 o5 \, P' f0 c( E6 G# u6 ]8.按照处理的HDL语言类型,仿真器可以分为()。7 B& a/ v8 S1 ~5 Q
A.Verilog HDL仿真器
% p9 o  f: z* CB.VHDL HDL仿真器
$ P$ s) b& Q' hC.混合仿真器
& \) V6 x1 A. F5 X, w( l) M" k/ @答案:-
9 K/ j2 o- x9 y& T( B7 r; D1 Z8 _4 F* N: ~- G
9.SPLD器件分为几类()。
2 V6 {  N, A) mA.PROM8 B: E# ~# `6 O& |# U& o
B.PLA* C9 n8 o2 W& {( N
C.PAL; l$ M$ E9 ?  G6 ^
D.GAL$ b5 }& Q$ r5 M) x5 p
答案:-' l3 [, L7 E( a7 T, [
( k! l1 _7 y& ?# E1 q# C( K! `1 ]
10.常用的综合工具有哪些()。
3 w5 j1 o( B7 J0 W" D* ]( {A.FPGA Express
5 H7 g7 H) o2 J' Z& Q* iB.FPGA compiler. X8 E' Z) h8 l" T3 E; ?) Q' Y; s
C.Synplify Pro2 ~5 C$ O* n! V) u% o4 V
答案:-8 q1 g7 _9 }1 t

' h2 ^8 Q* q' K  L* u1.布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现,并产生最终的可下载文件的过程。/ [. k) E! w: T  f
A.错误$ o! t, s: ]4 X" i% \- M
B.正确
4 d1 `% i2 }' q; }0 N1 ~答案:-9 K$ f! Y/ G' }3 W3 r# }& w) `" U
7 w) _; r: d. Y: [
2.仿真器按对设计语言的不同处理方式分为两类:编译型仿真器和解释型仿真器。
1 h+ U# j- R3 |3 y: t4 E1 yA.错误  f2 I' s' y$ S8 ^4 K
B.正确
) z' ]7 @! C% ~5 J" d答案:-4 \* ]( L' E& P7 [9 c
1 C9 Y& x- _7 y: h2 p' V  A- a
3.如果只需要在上电和系统错误时进行复位操作,采用异步复位方式比同步复位方式好。6 s, f0 ?6 J. T4 W
A.错误7 r6 |$ w6 \5 N: X: I" Q# \6 s; ~  i
B.正确
! T- f  g+ T/ O1 M. Q* z) y答案:-
9 H" X% P3 S# U8 w+ f4 z7 Z# y9 n) z8 a2 s
4.Synplify是一种FPGA/CPLD的逻辑综合工具。% n6 \8 r% B6 h4 D" F3 j/ v1 `
A.错误* i3 r; M7 g/ h( |& x% Q* H
B.正确
( B! d( S, d* R' t答案:-& ~4 M) J2 V) Z6 D

/ |6 P# U5 E- ?( v5.PLD器件内部主要由各种逻辑功能部件和可编程开关构成。
7 }) F0 B, o7 A# F5 l: B5 p4 nA.错误
" ^5 H' g- ^5 ]2 g) @B.正确. O4 P" u" z5 }8 o
答案:-
5 @  T' Y2 _; O* {, [8 w1 T$ Z" C
$ Q8 x( Q3 y2 ?6.不考虑信号时延等因素的仿真称为功能仿真。
4 f. ]! }/ A( Q4 m4 F! K# d- OA.错误& h$ `; t$ Q1 }- W5 s4 B
B.正确! Y, ?$ X5 @7 o. N" F# a
答案:-
  I( ]. B4 f# K. A; b/ ]( c( _
, M! r2 I2 V- |+ O7 [; ?7.Verilog HDL中的常量主要有:整数,实数和字符串) `/ C0 y/ n, p- ^9 m2 u
A.错误
2 `# b+ o/ d8 nB.正确0 W9 m3 Q; n$ x* r
答案:-
, ^# j: N. d( m% _' ]
( J8 p; V  t2 J- y& q! N# m6 d8.CPLD和FPGA都属于高密度可编程逻辑器件。
- i% o) \; W- W# a. |. G" z2 K* fA.错误+ ^( w# q! \1 B; b: Y( @
B.正确
6 U; i8 N) N( s, n答案:-2 F& H9 t1 x/ r' ^

' ^* q- f( E& r7 f9 s. l9.Verilog HDL中assign为持续赋值语句。. O! o6 ^+ E# N/ x: K+ j
A.错误# p2 b" d0 l3 N3 J" d) a6 y
B.正确5 D  S* {* r4 u2 F: R4 M
答案:-, C: X4 u  K; n% o

, f0 d6 x# d/ L9 T% D2 v( \10.综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。3 K# Y& ?' g* H) h1 y, Z  l
A.错误$ _0 v! x) W; b) R* G% }3 p' c) ^* v6 `
B.正确
6 ^4 @: M8 ~1 _# C4 ?: e答案:-
( x/ T2 `, c8 j! P& f9 V0 ^2 z
- {, {& X$ c* a, k/ Y/ u9 z# Q11.有限状态机非常适合于数字系统的控制模块。
" T2 ^7 |$ a6 j7 Q& V4 }5 rA.错误& J- i. c& A' _4 ~6 I8 t
B.正确
0 G8 [% Z( |; T答案:-# B2 C9 {* |% Z# b

0 y4 l# L1 w; J8 T7 Z12.ISP和专用的编程器是FPGA常用的两种编程方式。
  y  M+ D7 V# \A.错误, v% q" G! O% u: X" R
B.正确
; V# r# D, K4 `; `& P' `" w8 S答案:-2 R' J! e: o& l0 X
% H, M! R' V+ ^* x+ a+ z6 \  x1 c. r
13.IP核中的软核与生产工艺无关,不涉及物理实现,为后续设计留有很大空间。
$ W( |$ d  L1 _  G& N/ f% a9 @6 WA.错误
* X: D# ~  o/ w# \B.正确) x8 N4 Z5 S/ i4 i4 N1 ]) u  }. ?5 R
答案:-
; P. ^+ f' O3 m. v; ^% }$ x
, a8 R5 b% _2 n3 b14.IP核中的硬核可靠性高,能确保性能,能够很快投入使用。
, w1 h( L& I4 f1 ~  z% f5 E  DA.错误
0 ~8 G9 `& }- r7 s/ d5 X. xB.正确
4 s4 i  i! g. _! K' H, Q答案:-
$ H! s, q4 x, x3 q# @9 O
6 W! ~! G4 H+ l% W4 A* A- s15.CPLD是Complex Programmable Logic Device,复杂可编程逻辑器件的缩写。
  k. _% q6 L( WA.错误
; J3 e, c' q+ |9 y- x* _- sB.正确- C9 s# @, \4 q3 [% V
答案:-- K- l0 [8 {5 s+ R

% D  S: T. \/ Z  V* Z16.解释型仿真器速度慢一些,但可以随时修改仿真环境和仿真条件。
& K% M! _9 U# I  dA.错误
/ }9 L5 P; K9 ~2 V$ d* g# Y8 }B.正确
7 F# M' f0 o" s  H8 P  L答案:-
, {& Y& n' H3 q3 p. U* ?* N* b5 R' Z7 N7 c; n5 ]9 S
17.JTAG是Joint Test Action Group, 联合测试行动组的缩写。
5 M7 \3 F3 ^+ gA.错误) ^! U! J' a4 f, r
B.正确
" F* `& d6 w+ H3 m5 P/ K答案:-
% @& W, ]! M. q% O
4 S" A! @9 I$ u7 c; ~; E( e18.硬件综合器和软件程序编译器没有本质区别。. R! \8 Q3 m& Q/ j, ~) q
A.错误
: S1 e% F# i3 r0 a/ ?B.正确2 \% ^8 ?) f) }9 W: m6 ~
答案:-" R" Q4 M# I+ w; [9 n* I. K! U

) [. ~( Z+ T7 n0 @5 {19.Verilog HDL中实数型和字符串型常量是可以综合的。
/ i% s5 t% x% rA.错误8 [% h2 m, ^/ _3 [6 l* r2 t& ^
B.正确( @# e6 l2 T5 i5 M) {1 m5 _- s
答案:-
4 X! E) _2 y( \# o8 K3 R! ?5 h$ q8 {/ n8 [; M: a; W5 L
20.SOC是指把一个完整的系统集成在一个芯片上。% q4 r3 ]' f1 Q+ ]
A.错误
1 e, r* ~4 s/ F2 VB.正确
! W2 z% M3 G- O8 c% ?答案:-
% M2 D2 k) W! ~; H3 @! r3 V" T; P7 K9 [' `; D# ]) t
21.用状态机进行设计具有速度快、结构简单、可靠性高等优点。3 b% b, a% b% l- J' x$ O
A.错误9 e* H4 V, a# v0 Y# r- {- I2 m
B.正确% h1 @9 P3 d/ B" _% \
答案:-
- V- v4 v* Q* f4 r) }6 S' h8 w6 r$ Y$ U* b3 x6 t# L
22.有限状态机的复位分为两种:同步复位和异步复位。% _3 s- y2 o. n1 t1 c
A.错误5 |; A1 k: Z& ]- V, p9 v
B.正确
7 \# Z4 q. v) E( y$ E, I答案:-
2 V7 q8 h% c9 i2 b6 Q4 y) D: m8 e7 ^% y3 g
23.编译型仿真器的仿真速度快,但需要预处理,不能即时修改。
; `  x3 Y$ \3 X- AA.错误
! Y& H5 k9 ]8 q0 I: LB.正确) `0 t: d( k1 r. P1 I, e% E# y
答案:-
; a" ^& l" M7 ~* x, u
8 ^5 @' X5 t% f+ G. `. w24.对设计而言,采用的描述级别越高,设计越容易。% f! H& O. l/ R6 {2 X3 D
A.错误
+ v% \5 @# ?: f1 P9 nB.正确& B9 S$ B& y4 r  V, a$ w1 d# m0 F
答案:-
! {' A9 B8 D: O. K8 |# D2 _" w5 h3 {7 B9 |$ E. u
25.IP是Intellectual Property的缩写。
" J8 m% Z3 R, ?A.错误
# ~" Z: C% c- d; FB.正确
! e! L; }7 X% f0 p. h( w- W答案:-5 {; C  D! ^# `) d

; b7 Y! e+ C9 c26.仿真是EDA的精髓所在。" k- ?: p+ e2 F3 m
A.错误# A7 |+ [+ W" M5 M5 W) b0 z* N
B.正确
$ N4 D* k& P8 t3 r5 G答案:-
* j8 Q( z) l3 B" ]3 i- W$ R3 O
2 d( U: d" ?/ n) x( L27.ASIC是专用集成电路的缩写。
" h& m' k  I* O7 \, BA.错误6 B* k+ b6 X6 i- P! B  I( r4 Z
B.正确
8 q* S* \/ ^. a0 Y/ g* S. B答案:-
: S) u9 m2 J1 q: x
  ~% f8 j; O1 q. W5 K28.数据流描述方式多用于组合逻辑电路。' L, ]( I  l8 C" J
A.错误
) n/ z1 s  X. ?; A6 u, o' O+ hB.正确: M5 w  J3 {% h$ I
答案:-
8 m& G+ w. J9 ?" v3 [
  v* T# ?" H/ h5 M/ X/ e29.PLD是Programmable Logic Device,可编程逻辑器件的缩写。
8 q* l0 \" R! VA.错误
2 p+ x0 i" u+ @3 d. L1 ]& RB.正确% O2 ?2 C( b* x! g/ P. \, A# S
答案:-8 b* E, E& v4 {3 s
# C: D, B  o8 g
30.EDA是Electronic  Design Automation,电子设计自动化的缩写。
, C3 c+ s* V$ m* W( J% k- w% SA.错误
" L0 A, F4 D" W4 iB.正确) f- h8 P, J7 e% |2 \
答案:-
; s1 j. f! J5 X# u8 ]
0 ]% q; k$ [7 W: |* Y! z31.FPGA是Field Programmable Gate Array,现场可编程门阵列的缩写。# Y3 C2 W1 g3 J
A.错误/ N  Q( ^' ]6 J9 r
B.正确# @5 b( m' A, [
答案:-
/ R% f7 `6 P, E- V& P1 t7 L4 [# P
32.PLD按照可编程的次数分为两类:一次性编程器件和可多次编程器件。5 M" ?* l* s9 a5 [- _, t
A.错误8 V  d+ r$ r: p$ n, P% F
B.正确
5 s/ L' }' Q* F5 C- L' s答案:-4 R; \* z0 F! B3 }

/ J4 W7 y! K1 l33.Verilog HDL不支持条件语句。. z$ n. i5 E' @4 k' Z, [3 i
A.错误
' C6 b) J9 x3 q) SB.正确  x6 v& s$ \# W# F) j
答案:-
( t9 d" D% V, _% I4 P
3 ]3 ^; q' a8 g) W* E34.CAE是Computer Aided Engineering,计算机辅助工程的缩写。0 h# G) Z4 A; U5 v" Q2 V2 |, Y; l
A.错误
& _, [! X" P: \1 l8 G5 z4 ^0 P! b+ PB.正确
( g$ @$ j$ J. p0 w# f. h; _答案:-8 a' `  j% A; \, m* ?3 v! w

" M. U0 ~7 Q# c35.有限状态机可以认为是组合逻辑和寄存器逻辑的特殊组合。
3 s5 b. G) p# XA.错误: ^2 Q, j2 m+ c
B.正确
* P2 k# ]4 {: t# l% B7 P答案:-
6 m5 d3 o2 o8 h' j" R' R+ k/ m* S& D5 Y& R) \1 Z# s
36.GAL是Generic  Array Logic,通用阵列逻辑的缩写。
" Z, r% t0 o- q' t7 f6 P4 |A.错误
7 D7 _, K' [3 q* jB.正确
9 f- Z7 R2 Y5 M# D- q6 d答案:-
$ x! Y6 F; Q$ F0 w
  d+ f$ }% x4 e$ m" I37.行为描述就是对设计实体的数学模型的描述,其抽象程度远高于结构描述。* x% [) r! N: k' @2 ^* B
A.错误! F% r0 L# Z1 x" c3 V% p% r
B.正确
4 {; F1 m/ ]  o; J答案:-6 Q/ D. K. l. M4 t# r
6 X9 _6 z) u8 X2 [. a
38.集成度是PLD器件的一项重要指标。
+ F* a7 ~9 n$ H& {: w3 a- f$ r$ sA.错误9 a/ n( i5 p, C
B.正确
1 D  F$ k+ P' E, c# v答案:-) I" `6 D$ k% {- }6 r* e8 o

7 v) @% c! C, R1 C& t7 G0 I, P39.目前常用的硬件描述语言为:Verilog HDL和 VHDL。7 I! d1 p/ t1 l$ W% J& o
A.错误& x& s3 M: \+ l, b% b3 F
B.正确
* {* P9 q# t& e6 i9 r  [答案:-
" b  i# k+ c& z- Y
! A9 D5 O# g. M7 S8 ^40.把适配后生成的编程文件装入到PLD器件中的过程称为下载。
; F( K1 }! @3 r" ]- V% G  ^A.错误
% \9 ]# K- C' z0 wB.正确7 O9 C* g' X- g1 `
答案:-2 d! n7 H, v- |0 c& J7 N) W

4 }: x9 Q) j* ^) u, ]4 w

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?会员注册

x
奥鹏作业答案,奥鹏在线作业答案
您需要登录后才可以回帖 登录 | 会员注册

本版积分规则

投诉建议
 
 
客服一
客服二
客服三
客服四
点这里给我发消息
点这里给我发消息
谋学网奥鹏同学群2
微信客服扫一扫
快速回复 返回顶部 返回列表