|
吉林大学网络教育学院; U$ g o# D+ n* N# r9 z7 @5 ^
' F. V {9 `: g# G3 o' h
' W' [/ M& D& S1 s6 t, }
/ E" C: P( \$ }5 ], L + F0 A% i8 }' }2 h- ?
2019-2020学年第二学期期末考试《计算机组成原理》大作业
! L& @, ?, e3 X- g, L/ R8 R# d! F6 z# x% i" ]* F% W7 `- t
2 r1 H* Z( P: c* ^* |. O5 y, E& W9 l/ D: u+ |
# A0 n: l- S# \ ? H$ r
$ [0 ~4 V' g* l+ s4 Z, p
! |/ V) p3 J- u0 d$ H
学生姓名 专业 . x5 ^/ u; F' J
层次年级 学号
% a3 W$ `2 ?; U7 b# E- R% m2 x学习中心 成绩 " }* E) q7 ~. e! i% e
% @8 A! N g- T& O- W2 @- f9 v7 t/ x2 h: c% K# O7 }, _
& o' d1 v) Z+ x4 }7 e0 L1 o8 o3 e
- o2 m( h" y% _# K. s
) b% m3 o7 Q) }' a0 \$ p2 i
年 月 日4 B' `" W! _, I! Q( P: l
作业要求:大作业要求学生手写完成,提供手写文档的清晰扫描图片,并将图片添加到word文档内,最终wod文档上传平台,不允许学生提交其他格式文件(如JPG,RAR等非word文档格式),如有雷同、抄袭成绩按不及格处理。
1 M: O; O3 @' Q2 S
+ b3 G8 D7 q, k8 ] ]- n0 T, b6 x一 更多资料下载:谋学网(www.mouxue.com) (共10题 ,总分值100分 ): L& i# [- W+ W: {
1. 设某机指令长为16位,每个操作数的地址码为6位,指令分为单地址指令、双地址指令和零地址指令。若双地址指令为K条,零地址指令为L条,问最多可有多少条单地址指令? (10 分)8 y+ Z4 O* {3 V2 s
2. 某计算机的运算器为三总线(B1、B2、B3)结构,B1和B3通过控制信号G连通。算术逻辑部件ALU具有ADD、SUB、AND、OR、XOR等5种运算功能,其中SUB运算时ALU输入端为B1-B2模式,移位器SH可进行直送(DM)、左移一位(SL)、右移一位(SR)3种操作。通用寄存器R0、R1、R2都有输入输出控制信号,用于控制寄存器的接收与发送,如下图所示。4 ^( K8 Y+ p% F- o
! S F. W ~8 X v& \4 r" f (10 分)3 k; ]7 n Z" w2 P1 H" C
3. 什么叫寻址方式?有哪些基本的寻址方式?简述其寻址过程。 (10 分)! M+ {7 m7 \( G& f5 p) ], c6 V6 R
4. (10 分)7 c+ n2 K" {3 q( A' d. A
5. 已知某机浮点数表示格式如下:
$ Z$ _, t H( L: s3 n 1 Y% q/ G5 `0 j' o! B* }
其中,浮点数尾数和阶码的基值均为2,阶码用移码表示,尾数用补码表示。设:
) Y( \7 G: Y' b0 U8 h/ p/ o) kx=0.110101×2-001y=-0.100101×2+0011 ]4 O% |( T( W- n. F: B+ `- w
试用浮点运算规则计算x+y、x-y、x×y、x/y。(要求写出详细运算步骤,并进行规格化)。 (10 分)6 }2 Q, K6 g1 R5 ?1 O* [
6. 分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。 (10 分)
Y. l2 q+ b+ S! h9 A/ a* Y9 ^7. CPU中有哪几个最主要的寄存器?它们的主要作用是什么? (10 分)8 r# M' f9 T2 P
8. 如图所示为一CPU的结构框图。! j( N. Y; }- m" R; }
(1)标明图中a、b、c、d四个寄存器的名称。
7 P3 A6 w. D! {& k2 D& s(2)简述取指令的操作流程。
( M0 H% X; z, k9 u% \/ c6 j/ Q4 X(3)若加法指令格式与功能如下3 R* y- ?" k: I/ @7 m
, u1 w, ~7 n8 q z8 f# G其功能为:(AC)+(D)→AC
5 I b5 `/ ?5 A8 [, T" v) j试分析执行加法指令的操作流程。
7 [+ O8 k, s! E3 L (10 分)
( f% z. B; ^* c; u9. 比较舍入方法中截断法、恒置“1”法和0舍1入法的优缺点。 (10 分)' y' h8 A, Q* P) ^
10. 某8位计算机采用单总线结构,地址总线17根( , 为高位),数据总线8根双向 ,控制信号 (高电平为读,低电平为写)。已知该机的I/O设备与主存统一编址,若地址空间从0连续编址,其地址空间分配如下:最低16K为系统程序区,由ROM芯片组成;紧接着48K为备用区,暂不连接芯片;接着60K为用户程序和数据空间,用静态RAM芯片组成;最后4K为I/O设备区。现有芯片如下:, t! R% y: E& l7 Y
ROM:16k×8位,其中 :为片选信号,低电平有效, :为读出控制,低电平读出有效。2 f b. Y' U7 ]% }9 ~. {) I; ]% [
静态RAM:16K×8位,其中 :为片选信号,低电平有效, :为写控制信号,低电平写,高电平读。( d- Z; H, U! E% ~9 _2 Q- g# o
译码器:3—8译码器。输出低电平有效。# J9 J. M" h6 p" { G% Q
与非门:扇入系数不限。
# ]5 }7 Z! `- C o& s试画出主存芯片连接的逻辑图并写出各芯片地址分配表(假设存储器从0连续进行编址)。 (10 分)
+ Q4 L7 l- b2 a Q& O
( }$ n1 d1 S. i4 j; B M |
|