[东北大学]20年9月补考《数字电子技术基础X》考核作业（资料）

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
. z- c# H% K/ }; J9 @2 {, Z" j: _   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
总分        题号        一        二        三        四        五        六        七        八        九        十
! K) Q3 n0 X# }9 Q& @9 L        得分                                                                               
3 ?& U- `3 w7 p
5 N  H0 R/ K8 X2 o9 s6 d0 B. V一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）

题号        1-4        5-8        9-12
2 V) H' N4 v3 v+ B7 P) E资料                       
题号        13-16        17-20        21-24
8 e1 W4 d4 c7 [' f  C# T) h资料                       
& P4 Q/ z  B( A; J' b! m题号        25-28        29-32        33-35
资料                       
- x  W# {/ B  _! O01、表示一位十六进制数需要二进制数的位数为：
, F" L; r" h& v6 E6 MA. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
03．与十进制数（53.5）10等值的数或代码为：
1 ^/ ~% M: R& N# V0 _  _; D0 y: pA.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
04. 当逻辑函数有n个变量时，变量取值组合共有：
   A. n        B. 2n        C. n2      D. 2n
% l8 f6 q/ q  z( N" q05．欲使D触发器按Qn+1= n工作，应使输入D=
( E9 X- j9 w: S/ W+ KA.0   B.1    C.Q    D.
3 v) I/ w7 E5 C" N- N% h06．多谐振荡器可产生：
A.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
A.1       B.2     C.4       D.16
# m( h- c' h5 @  O. |08．下列逻辑电路中为时序逻辑电路的是
( N$ o. G! N( ~% G! \A.变量译码器  B.加法器C.数码寄存器D.数据选择器
               
; Y# A* ?: x8 C7 M$ X! H09、图1-1所示电路，输出F为：
A、AB   B、A+B   C、A⊙B   D、A÷B
7 [" Z* \% |' Y
' E0 `% `: d$ K" _1 M+ v. I
# N! I" D4 G# \# y: {& d% Z; a10、图1-2所示电路，输出F为：
A、A⊙B   B、AB   C、A+B  D、A÷B
3 E* V4 j8 m1 I: L3 O% ?" A4 R- V0 @  F
11、图1-3电路为NMOS：
A、与非门     B、异或门   C、与或非门     D、或非门

12、图1-4所示电路，当EN=1时：
A、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               
8 a; ?" h4 c  f

4 I# ]. W( \  a# I- o8 `6 X13、图1-5所示TTL电路，A=0则Y1=
! ~7 y7 P. }  d- e- R$ b! N! cA．A+VCC    B．A    C．1    D．0

14、图1-6所示TTL电路，Y2=
; s  o( _- T& v4 K, w  UA．A+VCC    B．1    C．0    D．A

15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
' N* v, g3 N+ B: P- M) @- Y: T: `A．Qn+1    B．0    C．Qn    D．1

16、若将图1-7所示电路构成D触发器，应将
A．1、3端相连、2、4端相连并将2端作为D输入端
6 i' X& D2 V0 w- N6 MB．1、5端相连、2、4端相连并将5端作为D输入端
. ]: S9 N6 U) A6 d$ |0 b7 E/ R6 D* GC．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端

* O( f/ [) d+ i17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C
! w+ D" b" C4 L5 D

5 i2 G- @0 H/ W' E18、单稳态触发器用途之一是
A、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波
7 }$ I& U% Y) e. A7 @
19、用RAM2114（1024×4位）构成4096×8位RAM，需
- g1 ~5 x  [" X+ `+ e5 kA、4片；   B、8片；    C、24片；   D、12片
4 q4 `9 Q# Q* |7 i  T- Z
20、用户对ROM编程后觉得不满意，还要改写，应选用：
: W: y9 u* i, O; ]A、固定ROM   B、E2PROM   C、PPROM    D、PRAM

* x4 A# Z+ v* y/ v21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
, L5 z, K7 N5 S4 [+ ZC与A相连所构成的加法计数器是
A、10进制   B、5进制   C、11进制   D、6进制
: ?$ O0 g, I# C! }) h, a9 J2 Z9 J. j
22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     
4 _& p+ Z8 X: p: h$ v! {
: U$ ~( n8 S0 e; E( v# n1 a2 T23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      

24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
3 w" \% b! D) R! ?& jA、10进制    B、3进制    C、6进制     D、12进制
25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制   
3 `3 r6 P* f2 r! X9 }# N
26、图2-3所示电路为
A 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      
/ A- ]( n5 d* g9 j0 s
( l6 o$ y9 X/ e' W" y: w27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  

' l  ]9 ]9 q  f4 |% A28、图2-3所示电路，Q0n+1=
- f2 s8 i9 Y& r" B* P$ H: u
6 n+ a! q$ g, N+ X
; r' q, V- M, \; R29、图2-3所示电路，Q1n+1=
' Z7 y4 R5 w1 `$ \  j* g+ V) UA、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
* r$ U' z$ f9 i
( V+ @& _% ]- Q  u7 i1 u) h1 _30、图2-3所示电路，F=
) i/ \7 R$ s  H: @: c- h7 @6 o
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   

; U0 g7 s. Y" Y31、图2-3所示电路，其状态转换图为
, m" u% I3 S$ x
32、图2-3所示电路的逻辑功能为
0 T6 w  G3 m! u+ dA、4进制减法计数器       B、4进制加法计数器
3 d# ~  E/ F' BC、6进制加法计数器       D、8进制减法计数器      
: i) b3 S& m1 l
, D8 \" h" Y' f, A" I3 \
33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
A  11进制加法计数器     B  10进制加法计数器   
% w% \5 p9 ]+ I  `* }7 P; MC  12进制加法计数器     D  13进制加法计数器  

% d+ K3 o0 f- J: K2 S9 q7 S; L34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
A、13进制加法计数器      B、12进制加法计数器  
* q0 q7 S! J" S- F4 P: OC、14进制加法计数器      D、11进制加法计数器
$ j0 q# M0 Q: t, X! N
9 m/ ~7 R* S# ~' R4 [) c: ?35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
8 h& m7 p8 f7 X3 p' s" wA、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   

二、试用卡诺图化简下列逻辑函数（10分）

* {8 S# U2 [* X* N3 r, g& R
/ x% E) c( F' _6 N; S1 x1 {$ |. V
/ `7 j9 T! W8 l4 |

1 w5 \( j' z7 V' C# C



: t$ M2 I) g$ H7 L


; C! X2 u2 x% i. }$ L4 R) p
: T, M) B7 H/ Z6 U

/ s- o2 |. @6 n4 {& [! p6 z/ \; w

三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0
# {8 {3 L7 Y2 M. B6 o. Q6 U


/ f% n4 h) L0 m2 ]; A

% c" a3 h8 H  r, b! w

& a2 n" Z% z& p( }3 h0 R

/ h* I$ l6 Q- m% ]9 e/ Y4 z
( _! \6 q" A- f; {1 v+ F% y
四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。
: @0 w9 t/ ~7 `1 X, R

( g$ ]% F/ g( D+ g' j( @

# l7 u/ ^2 L& l$ z
  f! t$ p' n" K0 S! u
' r6 E4 z$ q6 d2 _3 n) _3 `( {
; ]2 o: D/ K! C( V) Z0 D1 p7 d


. i8 U5 c" g( E, g
" R( O3 H+ v* n5 h

邱戌奉

老师说谋学网可以下载资料，原来是真的！

aashubiwm

每学期都来

雨天娃娃

顶顶，资料下载试试！