[东北大学]20年9月补考《数字电子技术基础X》考核作业（资料）

奥鹏在线作业

东 北 大 学 继 续 教 育 学 院
   数字电子技术基础 X   试 卷（作业考核 线上2）  B  卷（共  6  页）
总分        题号        一        二        三        四        五        六        七        八        九        十
        得分                                                                               

, o- e$ u) s* F2 e一、更多资料下载：谋学网（www.mouxue.com）。在备选资料中选出一个正确资料，并将所选答题填入下表。（70分）

题号        1-4        5-8        9-12
% H' I; `# t2 ^7 {& C4 X. C3 j资料                       
4 q2 M) s* U/ Q: i题号        13-16        17-20        21-24
资料                       
" }  p! Y" |- \, t5 E8 P题号        25-28        29-32        33-35
资料                       
01、表示一位十六进制数需要二进制数的位数为：
+ N6 s0 d7 U( _% gA. １位         B. ２位       C. ４位        D. 16位
02．十进制数25用8421BCD码表示为：
A.10 101         B.0010 0101      C.100101     D.10101
03．与十进制数（53.5）10等值的数或代码为：
" m# _9 O) m: F4 b+ C0 R: }+ IA.(0101 0011.0101)8421BCD  B.(35.8)16  C.(110101.1)2   D.(65.4)8
04. 当逻辑函数有n个变量时，变量取值组合共有：
   A. n        B. 2n        C. n2      D. 2n
& T0 x' ?, K- y1 {. P7 s05．欲使D触发器按Qn+1= n工作，应使输入D=
A.0   B.1    C.Q    D.
# U! ~7 Y( e% j06．多谐振荡器可产生：
A.正弦波    B.矩形脉冲     C.三角波   D.锯齿波
- Y0 W3 v; W# A: B, {) h2 V  r2 F07.一个16选一的数据选择器，其地址输入（选择控制输入）端个数为：
A.1       B.2     C.4       D.16
: g: K% |2 [9 a9 M/ z08．下列逻辑电路中为时序逻辑电路的是
A.变量译码器  B.加法器C.数码寄存器D.数据选择器
0 W% I3 C2 p) e9 s& {% y6 z) T               
0 S# g! m% A0 Q+ q09、图1-1所示电路，输出F为：
; Q/ Q( P2 j/ ^$ O( X: y7 g9 oA、AB   B、A+B   C、A⊙B   D、A÷B


10、图1-2所示电路，输出F为：
) R% n  ^7 k: m! L( p* E* s+ _! eA、A⊙B   B、AB   C、A+B  D、A÷B
; d, o8 A6 r( j7 @  W5 z
5 \  |) e0 g- k1 _$ b11、图1-3电路为NMOS：
A、与非门     B、异或门   C、与或非门     D、或非门

: ^+ Q$ Q4 Q' g2 N# V12、图1-4所示电路，当EN=1时：
A、        M为输入N为输出         B、 N为输入M为输出
C、         N为输入EN为输出       D 、 M为输入EN为输出               
- E6 Y1 ~2 E( `  e6 l
. |2 I  T2 ~* H
/ R1 {  i) D+ k( Z# ^8 Z$ x13、图1-5所示TTL电路，A=0则Y1=
& n1 K3 A  H7 A0 qA．A+VCC    B．A    C．1    D．0
- C5 ?. W, d6 B! J7 E
14、图1-6所示TTL电路，Y2=
A．A+VCC    B．1    C．0    D．A

15、图1-7所示TTL电路，当1、2端都加低电平（逻辑0）时Qn+1=
A．Qn+1    B．0    C．Qn    D．1
1 B. \2 x  r9 L0 H# n" @
16、若将图1-7所示电路构成D触发器，应将
A．1、3端相连、2、4端相连并将2端作为D输入端
! |1 _" Z6 G3 a# W- _* o3 N, LB．1、5端相连、2、4端相连并将5端作为D输入端
1 t& n7 S; J) A: SC．1、3端相连、2、6端相连并将6端作为D输入端
D．2、4端相连、1、3端相连并将1端作为D输入端

0 ^: I& i! F/ [' K! C17、图1-8所示电路，该电路产生波形的周期为
A、0.7(R1+R2)C    B、1.1(R1+2R2)C
C、0.7(R1+2R2)C   D、0.8(R1+R2)C
( J( u; ]2 m0 T! [5 P
! _) r0 e5 D+ S* |! g0 ?
18、单稳态触发器用途之一是
  _; h$ ?+ I& \' ]1 U+ qA、自动产生方波    B、用做比较器    C、定时    D、自动产生三角波
* _9 k, U8 A6 v* U2 @" R. K" L
- [, W! }6 M' Z/ R1 B3 ^19、用RAM2114（1024×4位）构成4096×8位RAM，需
; r' D4 F# A* l$ rA、4片；   B、8片；    C、24片；   D、12片

5 u" r7 n; r6 G/ B20、用户对ROM编程后觉得不满意，还要改写，应选用：
A、固定ROM   B、E2PROM   C、PPROM    D、PRAM
# O  i- K  T. }( b7 p
3 C$ P* s! \3 _. V0 [# y21、图2-2所示电路，D3D2D1D0=0000，B加高电平，
& u8 Z- V- ^% s4 aC与A相连所构成的加法计数器是
* P1 D" J9 _8 M1 j! Q5 H5 O3 |A、10进制   B、5进制   C、11进制   D、6进制
0 N8 r) ~, V+ K5 F" b) u3 t
9 }9 |. f9 D2 Z22、2-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、8进制    C、6进制     D、9进制     

3 L7 M# K1 E1 T2 o: G; q23、2-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、9进制    C、6进制     D、8进制      
' {  }9 s+ O& r* a' G  \9 S: b* C
24、2-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制
25、2-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是
A、10进制    B、3进制    C、6进制     D、12进制   
2 O4 L) {0 n8 Q' O+ h) Y- D
26、图2-3所示电路为
A 异步时序电路  B 同步时序电路 C 同步组合电路   D 异步组合电路      
, t! c6 J6 }! d* b7 u7 `
# |6 P, X# n2 `' Z8 s27、图2-3所示电路，FF0和FF1都为
A、下降沿触发   B、上升沿触发   C、高电平触发    D、低电平触发  
  n. _1 b  e% v  R
7 L# n; s6 p! F28、图2-3所示电路，Q0n+1=
$ P" i$ j: _0 O5 _& R7 T
3 N" s0 j8 O, q& P! {) z% a% T8 d
3 }+ _* j) f4 S5 x9 v& L29、图2-3所示电路，Q1n+1=
A、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
* p$ @# ~" S5 r* u& z6 ]  A
. l5 M5 `# _( n) r2 O" ?30、图2-3所示电路，F=
1 Q# |2 w2 Z, r1 f8 t) F( q9 o
; n2 t# e+ |! G) l9 Z9 DA、Q0nQ1n    B、Q0n+Q1n   C、Q0n⊕Q1n    D、Q0n⊙Q1n   
; }& @& H  \6 x& p$ Q" t( `  l
31、图2-3所示电路，其状态转换图为

5 b+ n2 Y$ q# i! m: T0 S* U32、图2-3所示电路的逻辑功能为
A、4进制减法计数器       B、4进制加法计数器
5 E. Q  Y* k3 Y" u  oC、6进制加法计数器       D、8进制减法计数器      
% x0 ~3 N* P- R9 d

7 V+ w2 F0 W. R+ J( ^33、图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为
6 b5 d. u1 T" F8 a4 M) I3 EA  11进制加法计数器     B  10进制加法计数器   
C  12进制加法计数器     D  13进制加法计数器  
2 k6 q7 v, t' L0 m/ Z
34、图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为
' w- L9 m, w: D  P' |A、13进制加法计数器      B、12进制加法计数器  
C、14进制加法计数器      D、11进制加法计数器
7 ~2 w' h2 l1 m
35、图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为
A、14进制加法计数器   B、12进制加法计数器  
C、11进制加法计数器   D、13进制加法计数器   

$ m- b( S  C6 B: g+ a' v二、试用卡诺图化简下列逻辑函数（10分）
1 d, d" f! x# o' F


: B( Q# A0 s: ~% X0 b' A1 {" M2 U

+ L* B, t9 D- \" o& f


. z! C4 x5 i. [$ |/ E' o% d

/ Y# G7 G2 R& u+ e
1 M% L1 |; t6 Q0 |
! Z2 i  h; v2 l: C$ O3 f7 `

6 }% ^7 e- J$ s2 O

- R' b. y  g* u% @# e! z
三、（10分）试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：
2≤X≤6时   F=X+1   X<2时    F=1     X>6时    F=0
4 [$ I# i( R' m4 ]( R2 m% z
# n' q' P1 w. @" C9 s0 W8 K
4 X  N! q+ s- l' j! N


9 v2 j; z: E: n. B0 A



9 C8 \! k5 T( k4 k
9 \& X: @% d6 G! ?/ `
# a, r6 c9 `0 u3 K. N9 \, P9 `8 J四、（10分）试用图4所示74161电路和必要的门构成一个12进制计数器。
9 b- q/ [( e9 A/ L2 d* @3 i
# [5 @% l/ ~  P0 u# a+ H




1 c0 R5 o; P4 R- M" r+ c6 k& y

0 `; Y; f3 l) n/ Z
' M$ h) E! A# g  V& @- N

: \: A$ u' L: m- J5 Y2 P
7 m% R6 q4 H/ v9 F7 b

luo555

哈哈，爽！

wflgy5168

同学介绍，不错

rbi60dw185

顶顶，资料下载试试！