|
《EDA技术》期末考试A卷
0 G1 g; ~$ k+ }/ r姓名: 专业:
! g, H) {: |- @4 J* g. s! U3 Y学号: 学习中心:( z2 Q& }& }1 E$ c3 Q! ]9 T& k
% _3 ^2 z3 ]4 x4 ?4 v2 m
 成绩:) ~7 n9 ]$ t, o4 J7 t! c0 j1 o
& t( d. ? R" ?6 }5 f( F- @8 |第一题:填空题(每题3分,共30分,). G$ r1 _# I* w7 i& k8 u
1. EDA技术的发展分为 、 和___________三个阶段。9 @! m. `& s) c, ?( ^8 F
2. EDA的设计输入主要包括 、 、 。
) Y8 P/ T2 g% |& A- `3. 当前最流行的并成为IEEE标准的硬件描述语言包括: _____和 。
7 G1 b F( ?) h/ {2 k% t1 w4. 有三种端口类型,分别是 、___ _和 。
' i7 b; A( E. N$ y' W/ \" |5. 输入和双向端口不能声明为 型。4 P9 } ~5 H6 C
6. 在常量表达示中,二进制是用 字母表示,八进制是用 字母表示,十六进制是用 字母表示。1 g+ C5 Q: ] a3 V# y
7. 宽度为1位的变量称为 ,如果在变量声明中没有指定位宽,则默认为 。线宽大于1位的变量(包括net型和variable型)称为 。
, o- C% H. k6 O8. 表达式:8`h55&&8`haa 的值为 ,表达式:8`h55 & 8`haa的值为多少 。
6 _, A5 o6 V% T. T2 t8 T1 z9.语句 out=sel?inl:in0; 表示的意义是: 。
1 Z1 V$ h3 c' @& x9 m* a$ r10.语句{3{a,b}} 表示的意义是: 。( O- k4 s7 x* ]7 A) m
第二题:更多资料下载:谋学网(www.mouxue.com)(每题5分,共20分)# A3 I0 P g! K4 g$ i
1. 什么是IP复用技术?IP核对EDA技术的应用和发展有什么意义?
, @2 W; L6 [: x5 E2. 基于FPGA/CPLD的数字系统没计流程包括哪些步骤?
# @7 \3 y( D1 v. b8 }3. 说明GAL的OLMC有什么特点,它怎样实现可编程组合电路和时序电路?
& S1 P3 r) z' \ }& o9 s! v. _4. 阻塞赋值和非阻塞赋值有什么本质的区别?
, T2 L; G$ N0 B- h第三题:程序分析题(每题15分,共30分)' n( g$ |/ j; l. O* F, [
1. 分析程序并画出逻辑电路图及逻辑表达式:
9 J/ n6 U0 X' {7 f8 Fmodule AOI(A,B,C,D,F);
4 ^0 S8 k0 x- ]! V" S) h5 `input A,B,C,D;
6 O6 }$ E9 `" v9 A; d* Eoutput F;
1 f. N# W/ N% @) K/ y. Zwire A,B,C,D,F;
0 j& U4 I7 C+ Fassign F=~((A&B) | (~(C&D)));
. c: U) S: x; Q$ w) Rendmodule
8 z5 B% {7 i H9 r! y2. 详细分析下面程序功能:
$ U% p# O0 Q' j7 }1 Lmodule count(out,data, load, reset,clk) ;* X. y8 m0 b/ Y9 q
input load,clk,reset;
- r3 m0 m! k- F: e) Iinput[7:0] data;
- c2 }- z7 _5 J" y( }, }% routput[7:0] out;
2 E$ s; V0 q, [5 |' x1 z4 ]reg[7:0] out;
- O1 u3 K0 T! {always @ (posedge clk)
' b0 y6 L) N6 t/ ?begin# F P- s) Z1 o/ @
if ( !reset) out<=8'h00 ;
+ N" w: ~/ O1 uelse if (load) out<=data; ) I6 ]( A ^9 S, `% F& w
else out<=out+1 ;
4 T) C: ?1 y7 E- O4 e6 g! w# ]end
% u" F8 u1 H% r4 Uendmodule
+ ] f9 u- P G: ^7 g第四题:设计题(每题20分,共20分,请在主观题区答题)
( H7 F& P5 I) N1 y C' S用Verilog HDL设计一个74138的译码器电路。
1 L2 J7 w2 F6 ~& E" a8 A |
|