14秋福师《EDA技术》在线作业一资料辅导资料

谋学网

谋学网(www.mouxue.com)是国内最专业的奥鹏作业资料，奥鹏离线作业资料及奥鹏毕业论文辅导型网站，主要提供奥鹏中医大、大工、东财、北语、北航、川大、南开等奥鹏作业资料辅导，致力打造中国最专业的远程教育辅导社区。

  
$ z0 t+ r' \. V7 i" Z8 p+ r( }福师《EDA技术》在线作业一
      
( h* X& ?0 j% \# }& k  C6 N多选题 判断题
6 L3 W3 i* w8 T2 r0 ~
  Z2 v* {* M6 }# T% e
一、多选题（共 10 道试题，共 20 分。）
! O5 u3 K. F: x0 U- b1.  状态机常用的编码方式有（）。
A. 顺序编码
B. 格雷编码
) Z' L9 M6 y% o+ b# c# \C. 约翰逊编码
& o% n" H8 G3 ^  O/ @D. 一位热码
-----------------选择：ABCD      
" ]# b8 k) @+ R& Y/ u2.  常用的集成FPGA/CPLD开发工具有哪些（）。
$ o# v$ \$ [7 I, S, P3 D5 VA. MAX+plus II
: p5 t6 V1 J$ h2 ~. e, _9 S$ JB. Quartus II
" r) o' y, @. ZC. ISE
2 l& w1 ^! b& \: [D. ispLEVER
* U. v+ z5 U$ e' [( H5 `+ R-----------------选择：      
1 H/ M. l* `' w" t3.  常用的综合工具有哪些（）。
2 g6 D( ~2 M& r: @2 ~" b% n! w, OA. FPGA Express
B. FPGA compiler
C. Synplify Pro
-----------------选择：      
4.  目前常用的硬件描述语言为：（）。
0 O3 h3 j  Y7 K+ q! OA. Verilog
* J. b2 a9 i. l3 k8 j2 qB. VHDL
6 S- F9 L2 w& t: C. X9 S1 ^  q9 i2 CC. 和 VC
3 {" d. y% v, S; L+ d# |/ cD. VB
-----------------选择：     
/ W6 F" D5 a1 a6 ]' u5.  目前的EDA技术主要特点有哪些（）。
/ M( ?% X% U7 f5 BA. 使用普及
! d# M  S7 w# \. D. yB. 应用广泛
: _2 d/ ]% x# \9 U/ FC. 工具多样
+ K5 \1 E  T9 ^D. 软件功能强大
6 [# ]6 f9 v! }' j- d& E" A' {-----------------选择：      
" f5 N6 J8 k8 \; w  F# C6.  综合有哪几种形式()。
A. RTL
: Q3 h0 V) _5 y# IB. 逻辑综合
C. 将逻辑门表示转换到版图表示
. O1 `0 w. x7 n6 d3 y-----------------选择：ABC      
7.  IP核一般分为哪几种（）。
& T: J, N) e; w  I5 D$ V5 ]1 n8 RA. 硬核
6 G4 d/ ~4 c5 e, _* r) Q& iB. 固核
C. 软核
1 y) |1 `+ i3 S+ J8 UD. 以上全不对
) b$ W0 K+ Y* H# E-----------------选择：      
" p  p3 c6 @' W3 q8.  EDA技术发展阶段描述正确的是（）。
A. CAD阶段
3 s( y4 M2 t' Z0 b& KB. CAE阶段
C. EDA阶段
D. 以上都不对
-----------------选择：      
- o; A4 j: s' F, u3 H9.  ASIC电路特点描述正确的是（）。
0 a- Z8 O5 g2 ^A. 周期长
B. 投入高
C. 功耗低
D. 省面积
, W& S+ @- |5 n& l# F8 Z; @& H7 {* w-----------------选择：      
10.  按照处理的HDL语言类型，仿真器可以分为（）。
A. Verilog HDL仿真器
B. VHDL HDL仿真器
C. 混合仿真器
! C; l( C2 ^) {, }! T-----------------选择：      
) l2 D4 c" j- [0 C

   
福师《EDA技术》在线作业一
6 H' a' x  B2 o# _, \7 U      
多选题 判断题


: Y2 H% U7 `$ s二、判断题（共 40 道试题，共 80 分。）
1.  编译型仿真器的仿真速度快，但需要预处理，不能即时修改。
A. 错误
7 G3 F$ |, }( y! u, xB. 正确
5 Z5 e: s0 h9 T, r; {! n-----------------选择：      
2.  综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。
1 H; ]# w* ~$ u. G; `. EA. 错误
! C; r; W9 \: O% A* L. ^6 b% NB. 正确
-----------------选择：      
1 u) }+ ~! _6 j# p/ B- w3.  浮栅编程元件一般用在民用、消费类产品中。
A. 错误
B. 正确
" l4 ~5 C9 T( b: u6 ]9 Y-----------------选择：      
$ M8 j9 b5 i$ i# G7 u+ M$ v2 \  N4.  仿真分为功能仿真和时序仿真。
A. 错误
2 Y6 ]$ F- P* |$ G+ @8 n5 }5 D6 g' zB. 正确
-----------------选择：      
5.  Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。
A. 错误
3 |$ I( \) S$ R  A1 Q3 vB. 正确
7 M% v8 g7 u3 v' H* p& s3 E0 X-----------------选择：     
6.  Verilog HDL不支持逻辑运算符。
# L# L! Z4 P& u, W* g' B4 k& [A. 错误
B. 正确
& O" _1 |3 W# Y* W-----------------选择：     
/ n  Q. x( @2 [, i7.  IP是Intellectual Property的缩写。
4 B: H. v8 ~+ F- D0 T4 ^; ^A. 错误
9 D1 F. f+ D; r$ p6 |0 D) RB. 正确
' b3 Z; P% V3 N6 _. i* z0 y-----------------选择：     
8.  PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。
A. 错误
B. 正确
-----------------选择：      
6 s. q( ~0 f9 k% {0 A$ D  k( p9.  采用原理图方式的数字设计的可重用性、可移植要差一些。
' _7 _3 o. Z, @' Z: hA. 错误
B. 正确
-----------------选择：     
) [: K# c& m3 P0 d7 \5 Q6 n2 `8 T10.  IP核中的硬核可靠性高，能确保性能，能够很快投入使用。
A. 错误
2 W) _+ a3 B/ ?B. 正确
-----------------选择：      
7 r( h& A( F% A- v. q7 D/ f" [11.  PLA是Programmable Logic Array,可编程逻辑阵列的缩写。
A. 错误
) o% Y7 u% [- M: ^8 uB. 正确
-----------------选择：      
12.  Verilog HDL中整数型常量是不可以综合的。
A. 错误
B. 正确
$ t7 D3 R5 M: O0 O-----------------选择：      
13.  SRAM是指静态存储器。
A. 错误
7 G& T/ ^5 H9 }% l, K; |B. 正确
-----------------选择：      
' Q% w& G. v9 }0 d% S* n4 j( F14.  PLD是一种全定制器件。
. {2 v, S% ?) c; |( t3 CA. 错误
B. 正确
) o7 r4 a( s+ d' n. C0 d-----------------选择：      
6 D; _& d: m0 N; B3 @' j; z! E5 J1 \15.  Verilog程序的基本设计单元是“模块”（ module）。
A. 错误
  f5 {- L9 d# p  @  j/ u( A  U7 EB. 正确
-----------------选择：      
16.  Verilog HDL语法要素与软件编程语言（如C语言）是完全相同的。
A. 错误
B. 正确
$ Q) B/ R. x/ A0 [! n, Z+ d; C-----------------选择：      
' [/ }- V: ~: A) N! W17.  目前在数字系统的设计中，主要采用Bottom-UP设计为主。
A. 错误
B. 正确
-----------------选择：      
  M  P( ]8 v& m. ~0 C" n0 Z* S4 ]18.  仿真也称模拟，是对所设计电路的功能的验证。
$ Q+ C3 f: o4 F* rA. 错误
B. 正确
2 m/ k- h; r7 d! A-----------------选择：      
3 p; e$ A/ g' @/ D" O6 y19.  ASIC是专用集成电路的缩写。
A. 错误
$ J$ z+ W1 {4 w, ?  KB. 正确
-----------------选择：      
20.  CPLD是Complex Programmable Logic Device,复杂可编程逻辑器件的缩写。
A. 错误
B. 正确
, M" x6 ~$ S1 H, x/ o-----------------选择：      
21.  目前常用的硬件描述语言为：Verilog HDL和 VHDL。
A. 错误
0 `$ T- ?- u% e5 q  s3 PB. 正确
-----------------选择：      
22.  数据流描述方式多用于组合逻辑电路。
A. 错误
B. 正确
-----------------选择：      
23.  如果只需要在上电和系统错误时进行复位操作，采用异步复位方式比同步复位方式好。
A. 错误
+ L  Z, E! {+ H- H. F% S4 cB. 正确
5 F4 I, p* N% i' B! n. N7 q-----------------选择：      
24.  Verilog HDL和 VHDL目前还都不是IEEE标准。
A. 错误
' W4 e3 X0 ]3 |) R( b' k( MB. 正确
& r8 _3 ^9 J% Z. [0 {' s-----------------选择：      
25.  HDL是Hardware Description Language,硬件描述语言的缩写。
9 z- g% s% c4 \1 |2 T4 LA. 错误
2 y) {( j1 U- G6 r" ?3 dB. 正确
: t/ f* |" z' Y  `-----------------选择：      
26.  用状态机进行设计具有速度快、结构简单、可靠性高等优点。
A. 错误
+ s- Q+ q3 X$ q6 j2 n0 _B. 正确
-----------------选择：      
, \0 ^2 Y( x9 E; l  n27.  Verilog HDL不支持条件语句。
0 `( y( Y5 Z7 L+ [  F5 \( k/ ^A. 错误
8 E% s% o: i1 o( ^2 x6 uB. 正确
-----------------选择：      
28.  HDL是一种用文本形式来描述和设计电路的语言。
! x0 P  n  p; O* }A. 错误
4 e2 B5 P# W, N, \% }  wB. 正确
0 X! u; W) J. x  y-----------------选择：      
* q9 U9 a: Q3 ?29.  FPGA是Field Programmable Gate Array,现场可编程门阵列的缩写。
A. 错误
B. 正确
& ^; R. j, ]' n8 O9 d3 M, K-----------------选择：      
30.  硬件综合器和软件程序编译器没有本质区别。
7 K$ w( F3 V7 m4 ?: d  T# T9 W& JA. 错误
B. 正确
-----------------选择：      
: ~- W$ Z7 ?$ I- m3 t( T31.  绝大多数的FPGA器件都基于SRAM查找表结构实现。
A. 错误
B. 正确
-----------------选择：      
32.  行为描述就是对设计实体的数学模型的描述，其抽象程度远高于结构描述。
A. 错误
B. 正确
7 _) F7 l( D1 C% N+ k. \-----------------选择：      
33.  Verilog HDL支持循环语句。
A. 错误
% U$ c# L9 q' A, D+ EB. 正确
& `5 }4 e- ?5 }8 B-----------------选择：      
3 x" q) R2 X" i, V7 ^% t5 H34.  Verilog HDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。
A. 错误
B. 正确
-----------------选择：     
9 n- a" Y# b0 f8 L7 d35.  仿真是EDA的精髓所在。
A. 错误
- A" S/ {# A9 ?, oB. 正确
! \, ~' j1 L9 R4 q-----------------选择：     
36.  SOC是指把一个完整的系统集成在一个芯片上。
A. 错误
; d1 B3 E( k* J  ]B. 正确
-----------------选择：     
37.  把适配后生成的编程文件装入到PLD器件中的过程称为下载。
$ e% A% w1 G1 P# z2 [4 [A. 错误
B. 正确
-----------------选择：      
38.  Verilog HDL中实数型和字符串型常量是可以综合的。
+ y! A" }4 i& B7 Z+ m# J2 ?3 Y+ q/ WA. 错误
B. 正确
-----------------选择：      
9 }; y, \6 \! F39.  CPLD和FPGA都属于高密度可编程逻辑器件。
A. 错误
B. 正确
-----------------选择：      
! W" ]6 _0 ^0 L' S& D8 _2 A40.  IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。
* B& L3 |& R+ ]6 k, KA. 错误
B. 正确
-----------------选择：      
- |2 r4 o  ]/ |/ }4 G2 N( f
* H: R; u  r5 o& [
5 P# d: M8 h1 q  _6 Q3 I
谋学网(www.mouxue.com)是国内最专业的奥鹏作业资料，奥鹏离线作业资料及奥鹏毕业论文辅导型网站，主要提供奥鹏中医大、大工、东财、北语、北航、川大、南开等奥鹏作业资料辅导，致力打造中国最专业的远程教育辅导社区。