奥鹏作业答案-谋学网

 找回密码
 会员注册

手机号码,快捷登录

VIP会员,3年作业免费下 !奥鹏作业,奥鹏毕业论文检测新手作业下载教程,充值问题没有找到答案,请在此处留言!
2020年04月最新全国统考资料投诉建议,加盟合作!点击这里给我发消息 点击这里给我发消息
奥鹏课程积分软件(ver:3.1)
查看: 51|回复: 3

[东北大学]20年3月补考《计算机组成与系统结构》考核作业(答案)

[复制链接]
发表于 2020-3-11 14:22:25 | 显示全部楼层 |阅读模式
谋学网
东 北 大 学 继 续 教 育 学 院
; P8 p8 g! t) M! A( x   计算机组成与系统结构  试 卷(作业考核 线上2)  B  卷(共  7  页)          7 B  q3 ]' N0 s" M& B
总分        题号        一        二        三        四        五        六        七        八        九        十% X$ X( d. ?' A% _8 Q9 g
        得分                                                                                0 K4 H) ^7 o) Z/ o+ o! e7 [7 |
. G+ Q4 h, Y& N
一、选择题 (单项选择,每小题1分,共30分)
  `, Y7 {! H# p2 q* P( t1.        用某个寄存器中操作数的寻址方式称为(     )寻址。/ B3 I' h; p  [% i, ~2 t+ j: p
A 直接    B 间接    C   寄存器直接    D 寄存器间接% `/ R3 g2 X3 ]
2.        若浮点数用补码表示,则判断运算结果是否为规格化数的方法是(     )。; e& m! X7 v: u! {( r
A 阶符与数符相同为规格化数: c' Y7 \  a" Q/ `; r
B 阶符与数符相异为规格化数
" ?# ]0 R- f! l, Q" @C 数符与尾数小数点后第一位数字相异为规格化数
# E8 v$ b" O" R/ w* A4 ?D数符与尾数小数点后第一位数字相同为规格化数
4 z6 F1 K& s" j) w* B  }3.        采用虚拟存贮器的主要目的是(     )。8 ?9 W1 Y  z* x: [0 G' e6 Q3 a
A  提高主存贮器的存取速度 ;3 F# s" o) G+ i
B  扩大主存贮器的存贮空间,并能进行自动管理和调度 ;3 h) i" p9 z6 G9 Q6 G2 e  [
C  提高外存贮器的存取速度 ;5 d# S/ O$ b2 T, H8 g! e
D  扩大外存贮器的存贮空间 ;
1 n* I: n; f: U" R4.        EEPROM是指(      )。
2 W( E2 M$ g$ V% ^5 x- B: }  A. 只读存储器;                   B. 可两次擦除并编程的只读存储器;- q4 z0 J8 a* ?6 K  _7 H
  C. 电擦除可编程的只读存储器。     D. 随机读写存储器
0 j0 g6 f6 r: l) g, J; i( x. f5.        水平型微指令与垂直型微指令相比,(      )。
+ P0 U* e+ M, |: p3 D. m  A. 前者一次只能完成一个操作0 I) K0 e/ @$ B
  B. 后者一次只能完成一个操作- Q" E( q' R; M# {: S; p! {
  C. 两者都是一次只能完成一个操作
) u, y8 M8 {$ \; W1 R1 A- R  D. 两者都能一次完成多个操作8 `& H' {, K8 ?6 ?: z( e
6.        在定点二进制运算器中,减法运算一般通过(      )来实现。- }7 S8 O3 N. X% g/ l: C" Y
A  原码运算的二进制减法器     B  补码运算的二进制减法器+ ]& o6 a0 E: {; x, m" D
C  原码运算的十进制加法器     D  补码运算的二进制加法器% U1 X2 B: J; k: j5 ?# m
7.        变址寻址方式中,操作数的有效地址等于(      )。
  n" A5 C* Y6 ]3 v9 m6 x  A. 堆栈指示器内容加上形式地址(位移量) B. 程序计数器内容加上形式地址
; s. y! v9 y! y  C. 基值寄存器内容加上形式地址           D. 变址寄存器内容加上形式地址& O& U% Q% b2 Q
8.        属于发生中断请求的条件的是(      )。
1 h9 r( u! T; |& I8 O1 x    A. 一次逻辑运算结束              B. 一次DMA操作结束
# @8 R$ N# C+ E: D$ o+ w    C. 一次算术运算结束              D. 一条指令执行结束
6 ]' t& ~+ ]6 z9.        由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期通常用(      )来规定。, J/ [+ ^& B  q* L$ |3 F
A.主存中读取一个数据字的最长时间    B.主存中读取一个指令字的最短时间
" b# o: G* w' Z5 b3 RC.主存中读取一个数据字的平均时间    D.主存中写入一个数据字的平均时间2 O0 ]+ k: Y7 q5 ^6 l
10.        在定点小数机中,(      )可以表示-1。# b2 [- A+ p( n- Y
   A  原码     B  补码     C  移码     D  反码
5 S( T  b4 ]) C- k" R* w1 D11.        主存贮器和CPU之间增加cache的目的是(       )。
( c  n" j; s& J# }! m" X* U  @, iA.  解决CPU和主存之间的速度匹配问题
& ^+ ?# i3 U: mB.  扩大主存贮器容量
5 k. B$ C1 }) u+ M# XC.  扩大CPU中通用寄存器的数量  F. L1 k8 b3 I# O7 _
D.  既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
3 j4 v; q0 c9 T12.        计算机操作的最小时间单位是(      ) 。; Z9 `, s7 e& ]# d/ F
   A.时钟周期     B.指令周期     C.CPU周期     D.微周期1 o0 C/ e6 G% X& G' }9 t
13.        在小型或微型计算机里,普遍采用的字符编码是(      )。
# {4 v& w, R" M7 e( WA. BCD码      B. 16进制      C. 格雷码    D. ASCⅡ码0 l1 E- h* z7 U4 T
14.        已知X为整数,且[X]补 = 10011011,则X的十进制数值是(      )。: U! o: n$ m( {- x8 a+ \- N$ v6 l
A. +155       B. –101      C. –155      D. +1012 Y. B. Y7 ]% r7 q; b, d5 X& x
15.        指令系统采用不同寻址方式的目的是(      )。! {3 U0 _. [. b* c! V5 D
A. 实现存贮程序和程序控制;. i: z- U- j' O; D3 D% p1 r
B. 缩短指令长度,扩大寻址空间,提高编程灵活性;。
$ V# l& b# H/ QC. 可直接访问外存;- q: `5 n( l) V6 N7 ]/ U
D. 提供扩展操作码的可能并降低指令译码的难度;
- P+ `# N7 I4 a) \* l/ z  c! a16.        采用DMA方式传送数据时,每传送一个数据就要用一个(      )时间。
+ z' C1 h; b/ i- z% }   A.指令周期  B.机器周期  C.存储周期  D.总线周期( c6 q% R% Y* B/ B3 b9 f6 O
17.        在指令的地址字段中,直接指出操作数本身的寻址方式,称为(   )。
! M. l5 R! {( w# G  a8 @   A. 隐含寻址    B. 立即寻址     C. 寄存器寻址     D. 直接寻址
, _' k3 |+ `+ i, r" Q1 l; G18.        某SRAM芯片,其容量为512×8位,包括电源端和接地端,该芯片引出线的最小数目应为(      )。
. G5 ~0 i5 V1 c% g2 \( {7 y/ N   A  23      B  25      C  50      D  19$ x2 A: ]- b" r/ c3 T  `
19.        指令的寻址方式有顺序和跳跃两种方式,采用跳跃寻址方式,可以实现(      )。
4 D; d+ }: Y: `) r" N5 e) o5 c   A  堆栈寻址   ;           B  程序的条件转移  ;
* c9 {2 K. e/ u  r* p. q1 r   C  程序的无条件转移  ;    D  程序的条件转移或无条件转移  ;
6 U3 z3 o* ~$ Y" h20.        微程序控制器中,机器指令与微指令的关系是(      )。3 m5 ^/ j9 V8 D; S3 K8 O
A  每一条机器指令由一条微指令来执行 ;5 a2 K* q; Q; }; L7 a5 @
B  每一条机器指令由一段用微指令编成的微程序来解释执行 ;- \6 _: \1 M% b2 ~# _4 d% Y2 g
C  一段机器指令组成的程序可由一条微指令来执行 ;+ i" H/ F8 L: U. o  M5 w2 N
D  一条微指令由若干条机器指令组成 ;% i! B$ O6 O; T7 ~4 q: b; f
21.        双端口存储器所以能高速进行读 / 写,是因为采用(      )。
1 i: M; y6 u7 u) T4 eA 高速芯片   B 两套相互独立的读写电路    C 流水技术   D 新型器件
% p6 |5 |, Z/ |- Y$ Z0 _/ @. s22.        在单级中断系统中,CPU一旦响应中断,则立即关闭(      )标志,以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
, k. c" a) q2 J   A  中断允许    B  中断请求    C  中断屏蔽    D 中断保护( A0 |  x# H8 `
23.        运算器虽有许多部件组成,但核心部件是(      )。9 q6 l6 L7 P* t3 @6 M9 F& }4 K
A.数据总线    B.算术逻辑运算单元    C.多路开关     D.累加寄存器( c7 a- Z6 G$ n  u
24.        根据国标规定,每个汉字在计算机内占用(      )存储。
  u/ K* p* |9 t* u) @. }1 `  l   A.一个字节      B.二个字节      C.三个字节      D.四个字节; l  |$ g$ Q- x" r: X' h' B6 N
25.        设X= —0.1011,则[X]补为(      )。
& e9 X7 _7 t2 b, f   A.1.1011         B.1.0100       C.1.0101        D.1.1001
* Z) t, Z: R# L4 Y4 ^7 A/ W" }6 L26.        微指令操作码长9位,采用字段直接编码方式,分3段每段3位。则共能表示(      )种微命令,最多可并行(      )个:7 A- b" K# m) ?( {
    A.21,3       B.9,9      C.24,2      D.18,3
: S+ L0 _+ e. n* G27.        执行一条指令的顺序是(      )。
! @% d, [$ a/ ], \" _①读取指令②执行指令③分析指令
0 O  V* K9 O: J- n& z, |A. ①②③      B. ①③②     C. ③②①    D. ②①③ ; p9 N4 b0 d& \+ |' [1 X
28.        存储器位扩展是指增大了(      ):
- I1 r' s* t0 b    A.字数       B.字长      C.速度      D.以上都不是. o+ ?8 L4 Y. o1 d  f+ i
29.        下列不属于微指令设计所追求的目标的是:(       )
, t  z% D6 s3 y    A.提高微程序的执行速度      B.缩短微指令的长度
( w' b6 W6 G1 M. i    C.提高微程序设计的灵活性    D.增大控制存储器的容量0 Y- v) A+ O! W
30.        在Cache存储器中,当程序正在执行时,由(      )完成地址映射。 1 @7 M2 _2 I. B! L% z$ K
 A. 程序员    B. 硬件     C. 硬件和软件     D. 操作系统0 v0 d/ c& R5 q5 M/ K
# @' w1 {1 _. q# H1 R" t4 R/ `7 @
二、填空题 (每空1分,共20分)/ l- ?3 X" g% b% B
1.        双端口存储器和多模块交叉存储器属于(       )存储器结构。前者采用(            )技术,后者采用(             )技术。- h+ d3 k; K% s' Q5 f4 j
2.        DMA控制器访存采用以下三种方法:(             )、(                   )、(                   )。
8 a+ a8 w* d1 ?7 G, Y3.        对存储器的要求是(          ),(           ),(           ),为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。+ a* |% o7 x2 v9 Z2 B! D4 R8 r, _* Y
4.        计算机按用途可划分为通用计算机和(            )两类。. t$ I6 n+ {, _* f/ a( M
5.        计算机系统中的存储器分为(          )和(          )。在CPU执行程序时,必须将指令存放在(          )中。
& }! G) K0 k% R% v9 A6.        CPU中,保存当前正在执行的指令的寄存器为(              ),保存当前正在执行的指令的地址的寄存器为(          ),保存CPU访存地址的寄存器为(                 )。1 U/ L* z' S2 g; a
7.        在浮点加法算中,当尾数需要右移时,应进行舍入处理。常用的舍入方法有(                  )和(                )这两种。+ q, Y* g+ G; C8 v# f& ^
8.        在微程序控制器中,控制存储器由(              )构成,用于存放(           )。
  b0 H3 a" E1 `+ u) J  h8 v+ P8 p4 Q  t

' \  R! r8 }8 K! Y三、判断题 (每小题1分,共10分)
+ {7 n, L: Y( a) i; u1.        多体交叉存储器主要解决扩充容量问题。(    )7 n+ u; |0 i: [
2.        信息序列11001101的偶校验位是1。(    )* a- d3 p( _4 F
3.        运算器的核心部件是ALU。 (    )
0 h: N$ ?. o% l: m4.        微程序控制器比组合逻辑控制器的速度快。(    )
5 c# m! L1 s  H. U  B% s5.        SRAM和DRAM都是易失性的半导体存储器。(    )2 j7 v1 g3 S0 J3 I( s+ v
6.        访问存储器的请求是由CPU发出的。(    ); \8 ~; Q$ {# U6 E# v- G6 {9 I
7.        冯•诺依曼机工作方式的基本特点是按地址访问并顺序执行指令。(    )
) X2 ]1 W2 s6 ^/ J  u1 P8.        E2PROM是指两次可擦除可编程的只读存储器。(    )
9 d' W/ d; S3 w; S$ S9.        Cache对于各级程序员都是透明的。 (    ). f( x3 F3 Q* R' x* N( h
10.        CPU访问存储器的时间是由存储器的容量决定的。(    )
) I9 @* b2 j7 L  f- O. x" x5 J4 i; t9 d: S
四、(6分)设有两个十进制数:X= - 0.25×21,Y=0.625×22。
3 N: E+ H' S- q7 T(1) 将X,Y的尾数转换为二进制补码形式。
$ J7 w2 }1 }* {8 y(2) 设阶码3位(含1位阶符),尾数5位(含2位数符),均以补码表示。通过浮点数补码运算规则求出Z=X+Y的二进制浮点规格化结果。
6 e) R" b  X, i
! T7 h% M9 D1 r( `5 x1 Y  U2 i  O/ P" x; r" J
( ?3 M8 g. R( R/ f- t

+ P7 A% O! {- B, i# p2 ~4 O( L2 ?1 D$ E0 Y) p& d

& f8 P2 v* ?* ?0 c  P' d; B" i4 J( Z. e8 E3 p8 T  p5 N
8 E% v& N# L' n- a4 K: s# c: ~
% D, J  v9 f$ ]; O
( b9 e. [) r' h* ]
/ u9 ~9 Z& s0 U
! x$ D* t  `+ x' R' i+ a
4 K. [3 S# e! F/ u6 h3 |
' g6 B2 s* t: ^4 o+ p' R
8 ~  K% k0 d( a) L5 A
+ i8 A8 E/ w& `0 N* ~
五、(6分)CPU执行一段程序时,cache完成存取的次数为3800次,主存完成存取的次数为200次,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。
% H: f. e! a1 G* ~  J  O
/ P& i  B, z6 {, Z1 d
" v; }/ }! Z% {4 p" V7 D8 E5 d) ]5 U  C% u
  `7 v  P0 z: \0 L- T9 N# x0 l. t; E& D

/ u5 E) h. D% T$ F7 U% E! [- m/ p- x9 X8 d# t" T

! z" \+ T$ i3 d1 ]6 P6 _; o4 V# j$ p$ x# g) V) l9 E

* T5 r' Q* Z  @: T6 T! H7 ?0 I, Y) K2 l* e# _7 L3 Q
6 L* ]$ _. @5 ^$ t" T

# W  n7 W! o1 ~$ h* T# [7 J" b1 ~9 [2 h/ M" g# P+ J
六、(8分)某微机的指令格式如下所示:
, I0 T- R* q  ?         15           10  9             8 7             0! d# R9 c) k' |! b; {
操作码        X        D
1 C) u/ H% U$ `! P1 |) \- _! t* d其中,D表示位移量,X为寻址特征位,且有:
6 `; G  n) {7 WX=00——直接寻址;
4 ~0 `, D3 k6 X1 S' r8 r8 J$ pX=01——用变址寄存器X1进行变址寻址;! l8 G$ n# u! J# y8 t
X=10——用变址寄存器X2进行变址寻址;
* ]% K- Y0 }$ RX=11——相对寻址。
, E# N1 k: x2 |7 ]- o设(PC)=1234H,(X1)=0037H,(X2)=110AH(H代表十六进制数),请确定下列指令中操作数的有效地址。* n' |: f2 ^* h4 O( x0 n4 s6 q: d
(1)4420H    (2)2244H    (3)13DFH    (4)3525H   & W7 X: a; T8 n! D: H4 I4 c& |+ o

* q$ T2 \0 D+ I' v* @1 A
4 }( \3 c" |. V3 q8 N
% |$ o3 Z* m8 a$ k2 x* Z7 h- u- w4 S$ n$ }% g2 [1 C

2 ?- q  A" L& S
) {  `  v7 e* P) [. y& v$ t& }5 k9 K/ `% y7 Y1 o3 g$ u" L* Z
9 o$ G6 _6 J0 r9 d  {

" m& T  e/ f" u! z. M- K4 o# Z. b/ M6 B: D

1 O# w: ~% F4 f# q4 ]
: i8 }8 `+ p/ Z) k9 {4 w; K# c" w6 A1 O( l$ o$ ^/ N! G

" h/ t5 Y& C6 F2 J6 e. k
: b! E+ k+ K' N! e, o
* ?+ |$ w2 }9 Q2 w5 z- j+ J
& W4 `- h& K' {8 f- k% {9 x. g8 `- v
3 s1 s. U& |6 r2 _& p8 f4 Y

& }& z% N, y0 j$ ^8 a+ v( X8 _+ W
5 b3 J" l6 |% |  E* l
/ c; c0 d( K& P/ i
5 V. H5 I) ^' ], e, f' X7 d2 V" `, R" R- @, p% c+ u& _) e) P
七、(12分)设CPU共有16根地址线,8根数据线,并用MREQ作访存控制信号,用R/W作读写控制信号,现有2K×4位的RAM芯片和2K×8位的ROM芯片若干片,以及74138译码器和各种门电路(自定),要求组成一个存储系统,其最大4K地址空间为系统程序区,与其相邻2K地址空间为用户程序区。0 B" w. x: }' I8 \2 s) I7 T% c
(1)合理选用上述存储芯片,说明各选几片?写出每片存储芯片的地址范围。/ o5 l- Z6 B6 i( ^9 }9 I7 t$ I9 V, q
(2)画出CPU与存储器的连接图,详细画出存储芯片的片选逻辑。# i$ l  X- F2 R) g/ i: C0 J& F

$ n5 w- `4 W. a; d第七题图 74138译码器8 I  {4 I+ U# G: f( W

! B8 J- o" Z9 w& Y: N$ N0 @$ c- j( J) \5 m& l2 _+ f; q8 U

! e  a7 }3 G8 \/ ^# y: u( @; |6 A) a% S+ v: H0 v
5 N$ V2 Z+ ?( u* Q. C* F
# V5 T& [- O2 x  e. m, [/ u
1 p" D) R6 i+ T4 Z; G& t. E6 E$ t- L, m
) n; J1 m8 {% ^1 s0 @$ {8 `( X$ t

5 x- h4 A9 v# o# T5 f. ?: i0 j4 o3 u. k7 B5 m- j

2 }) Y( U, ?- Y4 X( M0 E$ i# A0 |3 g& j

4 [1 P: N' X  Q: E! ~* D) `0 @# R4 @. ?8 V( l
+ Q7 p- Q5 \7 |. P: J7 x1 B8 s
' B$ _$ `" q$ V+ N! I

) B" W# L0 e7 w* i7 i$ {/ u* w$ i: k. [1 v, r% Z+ J5 U& |2 j
$ r# d- K0 l5 q. A$ Y
$ s3 \( u' W6 s4 y

' s- _( i' I0 T8 J' X! s! z% F1 v# u$ a
* T* Y7 N% w4 u6 K
, }. s, Q' h* j6 H
八 、(8分)某计算机有5级中断,硬件中断响应从高到低优先顺序是:I1→I2→I3→I4→I5。回答下列问题:
" J1 K- e  F" o5 M$ Y( ~$ v(1)在下表中设计各级中断处理程序的中断屏蔽码(假设1为屏蔽,0为开放),使中断处理优先顺序为I5→I1→I4→I3→I2。; n/ H" o" w0 g
(2)若在运行主程序的t1时刻(如下图所示),同时出现I2、I3级中断请求,而在CPU处理其中I3级中断过程中某时刻(记为t2)又同时出现I4、I5级中断请求。请按(1)设定的中断处理次序在下图中画出CPU运行上述程序的轨迹,并在t轴上标注t2时刻。
/ R% g9 n; H$ I* o% I8 X. {   u# M1 B, f- ]5 P. ]4 j- t+ s

( {+ {- q" Y3 m: h# \$ G; {5 ^
, M8 n$ v2 N4 l- p- R1 b  G$ }& u3 z( q6 V. Y5 R3 Z

: c' g* v9 J, }2 ]% Z+ r( h& a9 R! }7 C; c
% f8 e5 W" ?) Q* l( v* \( [# I
7 ~; t$ P8 ~  g; d; \$ Y; l7 a

- C6 {1 J% |' k# z: |! Y- G# y: o1 A5 L' w2 b6 Y( w
奥鹏作业答案,奥鹏在线作业答案
发表于 2020-3-11 14:56:54 | 显示全部楼层
奥鹏作业答案,奥鹏在线作业答案
回复 支持 反对

使用道具 举报

发表于 2020-3-11 15:37:15 | 显示全部楼层
奥鹏作业答案,奥鹏在线作业答案
回复 支持 反对

使用道具 举报

发表于 2020-3-11 17:18:08 | 显示全部楼层
奥鹏作业答案,奥鹏在线作业答案
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 会员注册

本版积分规则

投诉建议
 
 
客服一
客服二
客服三
客服四
点这里给我发消息
点这里给我发消息
谋学网奥鹏同学群2
微信客服扫一扫
快速回复 返回顶部 返回列表