|
一、单选题(共 15 道试题,共 60 分。)
V 1. 米你型时序电路的输出__________.
. 只与当前外输入有关
. 只与内部状态有关
. 与外输入和内部状态都有关
. 与外输入和内部状态都无关
标准资料:
2. 补码1.1000的真值是__________。
. +1.0111
. -1.0111
. -0.1001
. -0. 1000
标准资料:
3. 输出状态和输入信号相同的触发器叫______触发器。
. RS
.
. T
. JK
标准资料:
4. 在下列逻辑电路中,不是组合逻辑电路的是_______。
. 译码器
. 编码器
. 全加器
. 寄存器
标准资料:
5. 下列四种类型的逻辑门中,可以用_________实现三种基本运算。
. 与门
. 或门
. 非门
. 与非门
标准资料:
6. 要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为__________.
. JK=00
. JK=01
. JK=10
. JK=11
标准资料:
7. 根据组成计数器的各触发器状态翻转的时间与P的关系分类,计数器可分为___________计数器。
. 加法、减法及加减可逆
. 同步和异步
. 二、十和N进制
. 以上无正确的选项
标准资料:
8. 实现两个四位二进制数相乘的组合电路,应有_________个输出函数。
. 8
. 9
. 10
. 11
标准资料:
9. 仅具有“置0” “置1” “保持” “翻转”功能的触发器叫___________。
. JK触发器
. 触发器
. T触发器
. 以上选项都不对
标准资料:
10. 译码电路的输入量是____________。
. 二进制
. 十进制
. 十六进制
. 某个特定的输入信号
标准资料:
11. 表示任意两位无符号十进制数需要________个二进制数。
. 6
. 7
. 8
. 9
标准资料:
12. 寄存器在电路组成上的特点是 ____________。
. 有P输入端,无数据输入端
. 有P输入端和数据输入端
. 无P输入端,有数据输入端
. 无P输入端,无数据输入端
标准资料:
13. 七段数码显示译码电路应有 ____________个输出端。
. 8
. 7
. 16
. 15
标准资料:
14. 摩尔型时序电路的输出__________.
. 仅同当前外输入有关
. 仅同电路内部状态有关
. 既与外输入也与内部状态有关
. 与外输入和内部状态都无关
标准资料:
15. ROM是指_____________。
. 随机读写存储器
. 只读存储器
. 不可擦除式只读存储器
. 可擦可编程只读存储器
标准资料:
二、多选题(共 6 道试题,共 24 分。)
V 1. 在何种情况下,“或非”运算的结果是逻辑“0”。____
. 全部输入为“0”
. 全部输入为“1”
. 任一输入为“0”,其他输入为“1”
. 任一输入为“1”
标准资料:
2. 小数“0”的反码形式有_________。
. 0.0……0
. 1.0……0
. 0.1……1
. 1.1……1
标准资料:
3. 组合逻辑电路的输出与输入的关系可用 ________描述。
. 真值表
. 流程表
. 逻辑表达式
. 状态图
标准资料:
4. 在下列逻辑电路中,是组合逻辑电路的是_______ 。
. 译码器
. 编码器
. 全加器
. 寄存器
标准资料:
5. 设两输入或非门的输入为x和y,输出为z ,当z为低电平时,有________。
. x和y同为高电平
. x为高电平,y为低电平
. x为低电平,y为高电平
. x和y同为低电平
标准资料:
6. 时序逻辑电路中一定包含_________.
. 触发器
. 组合逻辑电路
. 移位寄存器
. 译码器
标准资料:
三、判断题(共 4 道试题,共 16 分。)
V 1. 并行加法器采用先行进位(并行进位)的目的是提高运算速度。
. 错误
. 正确
标准资料:
2. 图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。
. 错误
. 正确
标准资料:
3. 化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。
. 错误
. 正确
标准资料:
4. 反码和补码均可实现将减法运算转化为加法运算。
. 错误
. 正确
标准资料:
|
|